基于Verilog HDL的全功能UART IP核的设计与实现

随着IC设计技术的发展,IP已经成为S0C设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力.本文通过使用Verilog HDL设计UART(通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用.     

基于Verilog HDL的全功能UART IP核的设计与实习

随着IC设计技术的发展，IP已经成为SOC设计的关键技术，利用已有IP可大大提高SOC设计的效率和能力。本文通过使用Vernog HDL设计UART(通用异步收发报机)的IP核，说明了IP设计的大体流程以及IP在日后IC设计中的重要作用。     

基于SOPC的UART IP核设计与驱动开发及系统移植

设计基于SOPC嵌入式系统的UART IP核,依据UART协议,采用Verilog HDL进行各模块设计,使用ModelSim、Quartus II作仿真验证及综合,结果表明该UART IP核功能正确,稳定可靠。根据Avalon总线接口协议实现UART在系统总线上的挂载,建立SOPC嵌入式硬件系统,进行UART IP核驱动开发。利用超级终端实现嵌入式系统与上位机之间的通信,并成功移植uClinux操作系统,实现对嵌入式系统的高级控制。     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。     

基于FPGA的UART IP核的设计实现

随着IC设计技术的发展,IP已经成为SOC设计的关键技术,利用已有IP可大大提高SOPC设计的效率和能力。UART是广泛使用的串行数据通信电路,一般说来,该接口由硬件（UART专用芯片）实现。采用VerilogHDL语言,结合有限状态机的设计方法来实现UART的IP核,将其核心功能集成到FPGA上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠。     

通用异步串行收发器UART核在DSP芯片中的设计与实现

UART是广泛使用的串行数据通信电路,因其要求的传输线少,可靠性高,传输距离远,所以系统间互联常采用RS—232接口方式。文章基于Verilog HDL语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到DSP上,使整体设计紧凑、小巧,实现的UART功能稳定、可靠,为DSP的RS—232接口提供了一种新的解决方案。该IP核已用于一款32位浮点DSP芯片的设计中。     

IP核的近期发展

在集成电路制作工艺进入深亚微米之后,IC设计能力滞后于工艺水平日甚,势必要提出新的设计思想和设计方法。SOC(System On a Chip)为缓解设计滞后问题提供了一个有效途径,受到了普遍地重视和认可。作为SOC技术的关键,可复用的IP核(IntellectualProperty)不仅得到已有的一些EDA公司和IC公司的重视,而且还造就了一批新兴的IP核专营公司。这些公司虽然不大,但它们的产品却几乎出现在SOC的所有领域。本文将介绍EDA厂家,IC厂家和一些IP专营公司对IP核的研究、开发和经营情况。     

8位RISC微控制器IP软核的设计

文章以HGD08R01为例介绍了8位RISC微控制器IP软核的设计,讲述了采用Verilog HDL高层描述自上而下进行IP软核设计的方法及其仿真验证,并对HGD08R01的体系结构及其读／写时序进行了分析。     

SOC设计中的IP挑战

IC设计正逐渐转向系统级芯片(SOC)设计,IP核是其中的重要核心部分.本文介绍了IP核的概念及交付形式,讨论了IP核相关标准、IP验证、IP的质量评估,以及知识产权的保护,并从上述几个方面分析了IP核所面临的挑战.     

一种与PIC单片机兼容的RISC IP核的设计与FPGA实现

本文介绍了一种与PIC16C57单片机兼容的RISC核的生成以及FPGA的实现, 所得到的用Verilog HDL语言编写的软核能够用于SOC(系统芯片)。     

ATM流量控制器IP核的设计和实现

介绍了ATM的流量类型和流控机制,提出了一种ATM流量控制器IP核的设计实现方案,通过采用Verilog HDL语言进行描述并在ModelSimSE6．0下进行的功能仿真证明,该流量控制器IP核的流控功能正常,方案设计正确。     

视频处理DSP并行接口的IP核设计

并行接口是我们设计的视频DSP中的一个重要组成部分。本文重点讲述了视频处理DSP并行接口的IP核设计方案、设计中的难点以及问题解决。根据该设计方案使用硬件描述语言（Verilog HDL)和采用自顶向下（TOP-DOWN）的设计方法实现了IP核。     

基于AMBA总线的UART IP核开发及研究

设计了基于AMBA总线的UART IP核,给出IP核模块结构及作用,分析APB从模块接口时序以及与外部设备通信的过程,结合波形图阐述发射和接收的基本原理,利用Verilog硬件描述语言完成了RTL代码设计与验证,并给出了主要模块ModelSim仿真的波形图。     

基于FPGA的异步串行接口设计

UART(Universal Asynchronous Receiver/Transmitter)是一种能同时支持近距离和远距离传输的异步串行接口,本文提出一种基于FPGA的UART的设计方法.UART模块的设计采用硬件描述语言Verilog HDL,采用Altera公司的Quartus II 13.0 IDE进行综合设计,并采用Modelsim SE10.1d进行仿真,实验结果表明该UART能正常进行数据的并串转换.     

用于SoC应用的微型UART串口通信设计

本文介绍了设计通用异步接收和发送器(UART),它是全双工的。由于其模块化设计,配置和极为小巧的尺寸,UART名为微型UART并且它是理想的片上系统芯片(So C)的应用。核心是可作为一种知识产权。Verilog硬件描述语言(HDL)在Altera的MAXPLUS二环境已用于设计,编辑和仿真。在使用Altera的FPGA技术中UART已得到实施。     

PCI Express协议实现与验证

称为第3代I/O接口技术的PCI Express总线规范的出现,从结构上解决了带宽不足的问题,有着极为广阔的发展前景。基于Verilog HDL硬件描述语言及可综合化设计理念,完成了PCI Express IP核RTL代码的设计。IP核代码使用Verilog HDL语言编写,分模块、分层次地设计了事务层、数据链路层和物理层的逻辑子层,并进行了可综合化设计与代码风格检查。对设计的PCI Express IP核的功能分别从协议层次和应用层次进行了验证。具体实现上,采用Denali公司的PureSuite测试套件对IP核的协议兼容性进行验证,验证范围覆盖了IP核的3个层次以及配置空间,采用QuestaSim仿真工具对IP核的应用层进行验证。仿真结果表明,设计的PCI Express IP核工作正常,性能优良。     

基于虚拟插件的SOC内核互连方法的研究

传统的IC设计方法已无法适应新的片上系统（System On a Chip,SOC）设计要求,需要根本的变革,即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SOC设计全新流程。SOC设计以IP的设计复用和功能组装、整合来完成。随着以IP核复用为基础的SOC设计技术的发展,在实际设计时如何有效地对众多IP供应商提供IP核进行有效互联的问题日益受到重视。文章基于标准的接口协议——虚拟元件接口（VCI,Virtual Component Interface）,探索了一条快速、简便、稳定且易于验证的SOC内核互连的方案。     

IP核的近期发展

在集成电路制作工艺进入深亚微米之后,IC设计能力滞后于工艺水平日甚,势必要提出新的设计思想和设计方法。SOC(System On a Chip)为缓解设计滞后问题提供了一个有效途径,受到了普遍地重视和认可。作为SOC技术的关键,可复用的IP核(Intellectual Property)不仅得到已有的一些EDA公司和IC公司的重     

IP核网络管理系统的设计及实现

目前,基于IP核复用的SOC技术已经发展成为IC设计的一种主流技术,而SOC设计的关键是可复用IP核的获取.IP核网络管理系统可以有效的组织和管理IP核数据,并且为用户查找、选择合适的IP核提供一个便利的公共平台.文章主要分析了IP核数据的特点,从而确立了IP核的数据结构;并且详细讨论了IP核网络管理系统的设计考虑与实现过程.     

宇宙通信、星际通信、卫星通信与多址通信

0601089 基于Verilog HDL的CDMA并行匹配滤波器设计[刊, 中]／杨冬／／计算机工程与设计．-2005,26(9)．- 2448-2450(L) 首先简要介绍了CDMA匹配滤波器工作原理和结构框图,并给出了CDMA匹配滤波器的硬件结构图,在此基础上用Verilog硬件描述语言对CDMA并行匹配滤波器进行了描述,并在Xilinx公司的Model- Sim XEⅡ上进行了相应的仿真和验证。参5