基于双向可控硅的强鲁棒性静电防护器件

针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广.     

多晶硅栅对LDMOS-SCR器件ESD防护性能的影响

为了研究多晶硅栅对内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件静电放电(ESD)防护性能的影响,基于0.35μm Bipolar-CMOS-DMOS(BCD)工艺制备了LDMOS-SCR与SCR器件,并利用传输线脉冲测试比较它们的ESD特性.通过仿真2种器件在不同强度ESD应力下的电流密度分布,比较器件内部触发电流泄放路径的开启顺序;通过仿真2种器件在强电压回滞下的电流线和晶格温度的分布,分析因电场影响电流泄放的方式以及温度的分布而导致ESD鲁棒性的差异.仿真和测试结果表明,与SCR相比,具有多晶硅栅的LDMOS-SCR有多条导通路径且开启速度快,有更均匀的电流和电场分布;触发电压降低了12.5%,失效电流提高了27.0%,ESD鲁棒性强.     

多电源域高速IO的片上模块化ESD防护器件

提出一种新颖的片上静电泄放(ESD)防护器件,该器件由N阱/P阱二极管、基于high-K金属栅CMOS工艺形成的二极管、寄生的晶闸管(SCR)和内嵌的电源钳位电路等几部分构成,具有多条ESD通路,能实现对单个IO管脚的PS-Mode、NS-Mode、PD-Mode、ND-Mode及DSMode共5种ESD应力模式的保护。本文分析了high-K工艺下各种SCR模块的结构和工作机制,通过合理配置这些SCR,该器件的一些关键ESD参数如触发电压、保持电压等能根据具体需要而调整,以满足片上系统(SoC)的多电源域的应用情况,利用传输线脉冲(TLP)、快速TLP和C-V等方式全方位验证了该器件的性能。结果表明,紧凑的结构、较少的互连线、较低的寄生电容、快速的响应能力使设计的器件适合高速IO接口电路的ESD防护。     

新型VBO接口芯片静电放电防护器件

为了改进VBO接口电路静电放电（ESD）防护器件性能,提出2种新的ESD防护器件：栅二极管与面积效率二极管触发可控硅整流器（SCR）. 采用SMIC 40 nm CMOS工艺与SMIC 28 nm PS CMOS工艺制备传统二极管、栅二极管、面积效率SCR;通过半导体工艺及器件模拟工具（TCAD）进行仿真,分析电流密度;通过传输线脉冲测试（TLP）方法,测试不同结构ESD防护器件的Ⅰ-Ⅴ特性. 栅二极管的ESD鲁棒性为19.7 mA/μm,导通电阻为1.28 Ω,相较于传统二极管降低了38.8%. 面积效率二极管触发SCR触发电压为1.82 V,鲁棒性为48.1 mA/μm,相较于传统二极管提升了174.8%. 测试结果表明,栅二极管与ASCR和传统ESD器件相比,性能有极大的提升,适合用作VBO接口芯片的ESD防护.     

基于0.5 μm BCD工艺的双向SCR结构的ESD保护设计

针对双向可控硅(DDSCR)在特征尺寸不断缩小的集成电路中,难以达到窄小静电放电(ESD)设计窗口的ESD防护需求,设计一种PMOS内嵌型浮栅DDSCR (GFDDSCR) ESD保护器件,并基于0.5 μm Bipolar-CMOS-DMOS工艺进行制备.利用传输线脉冲测试研究不同关键尺寸的GFDDSCR的ESD特性及单位面积ESD防护能力,分析器件ESD特性随关键尺寸变化的规律,得到优化的GFDDSCR的结构参数.结果表明,与DDSCR的改进型结构(IBDSCR)相比,优化的GFDDSCR触发电压下降了27%,电压回滞幅度减小了53%,维持电压和失效电流基本不变,能够满足微纳米级集成电路窄小ESD设计窗口的需求.     

具有高频高压大电流优值的超结集电区SiGe HBT

为了在兼顾特征频率( fT )和电流增益(β)的情况下有效提高器件的击穿电压( BVCBO/BVCEO ),利用SILVACO TCAD建立了npn型超结集电区SiGe异质结双极晶体管( heterojunction bipolar transistor,HBT)的器件模型.研究表明：通过在集电结空间电荷区( collector-base space charge region,CB SCR)内引入p型超结层可有效降低“死区”内的电场强度,使较高的电场强度转移至“死区”外较深的CB SCR内,进而在几乎不增加CB SCR宽度的情况下抑制碰撞电离,达到提高击穿电压、改善fT和β的目的.随着p型超结层厚度( dp )的增加,击穿电压BVCBO和BVCEO的改善也越明显.但dp值需优化,较大的dp值将引发Kirk效应,大幅降低器件的fT和β.进一步通过优化p型超结层的dp值,设计出一款dp为0.2μm且具有高频高压大电流优值( fT ×BVCEO ×β)的新型超结集电区SiGe HBT.结果表明：与传统SiGe HBT相比,新器件的fT ×BVCEO ×β优值改善高达35.5%,有效拓展了功率SiGe HBT的高压大电流工作范围.     

具有部分n~+浮空埋层的高压SJ-LDMOS器件新结构

为了抑制衬底辅助耗尽(SAD)效应并提高超结器件击穿电压,提出一种具有部分n+浮空层SJ-LDMOS新结构。n+浮空等位埋层能够调制器件横向电场,使得partial n+-floating SJ-LDMOS比传统SJ-LDMOS具有更加均匀的电场分布。通过三维仿真软件对新器件结构分析,与传统SJ-LDMOS进行比较。仿真结果表明,具有部分n+浮空层SJ-LDMOS结构的器件能将器件的击穿电压从138V提高到302V,且比导通电阻也从33.6mΩ·cm2降低到11.6mΩ·cm2,获得一个较为理想的低导通电阻高压功率器件。     

全N型TFT ESD瞬态检测电路的设计

为适应有源发光二极管显示(AMOLED)以及有源液晶显示(AMLCD)技术的发展,使用三级反向器反馈结构设计了一种全N型的TFT静电放电(ESD)瞬态检测电路,并采用对比仿真研究的方式分析该电路的性能优劣.结果显示:反馈器件一方面可以提高各功能器件的转换速度,以保证箝位器件能够及时打开与关闭,避免因长时间流过大电流而引起箝位器件失效;另一方面可以控制箝位器件栅极电压的保持时间,从而满足不同电路的需求;三级反向器可以稳定箝位器件的栅极电压波形,有利于电路功能的更好实现.该设计满足基本ESD检测电路的相关参数要求,并且提高了电路的总体性能.     

标准CMOS工艺栅控Si-LED设计与制备

采用新加坡半导体制备有限公司的0.35um EEPROM双栅标准CMOS工艺设计和制备了U型Si-LED发光器件。器件结构采用P+-N+-P+-P+-P+-N+-P+-P+-P+-N+-P+叉指结构形成U型器件,外部的两个P+区为保护环,在相邻的内部两个P+区之间使用多晶硅作为栅极来调控LED的正偏发光。使用奥林巴斯IC显示镜测得了硅LED实际器件的显微图形,并对器件进行了电学的正反向I-V特性测量。器件在室温下正向偏置,在100～140mA电流下对器件进行了光功率的检测,发光峰值在1089nm处。结果表明,器件发光功率随着栅控电压偏置电流的增加而增加。     

具有高电流增益-击穿电压优值的新型应变Si/SiGe HBT

为了改善器件的高压大电流处理能力,利用SILVACOTCAD建立了应变Si/SiGe HBT模型,分析了虚拟衬底设计对电流增益的影响.虚拟衬底可在保持基区-集电区界面应力不变的情况下实现基区Ge组分的高掺杂,进而增大电流增益.但器件的击穿电压仍然较低,不利于输出功率的提高和系统信噪比的改善.考虑到集电区设计对电流增益影响不大但与器件击穿电压密切相关,在采用虚拟衬底结构的同时,对器件的集电区进行选择性注入设计.该设计可在集电区引入横向电场,进而提高击穿电压.结果表明:与传统的SiGe HBT相比,新器件的电流增益和击穿电压均得到显著改善,其优值β·V_(CEO)。改善高达14.2倍,有效拓展了微波功率SiGe HBT的高压大电流工作范围.