LSIS-II自动布图系统中的布局子系统

本文介绍了我所研制的LSIS-Ⅱ自动布图系统中的布局子系统.这是在[1]的基础之上,主要在以下的几个方面对布局模式和算法进行了发展. (1)布局子系统模块化,在布局过程的各主要界面上可以再入,可以做人机交互,并可以由人工调度布局的进程; (2)在子系统中采用了宏单元插入的多元胞布局模式,构成可兼容多种布图模式的分级布局设计子系统,提高了系统的适应能力和设计容量; (3)本文的布局算法进一步提高了求解精度,兼顾了布局的拓扑目标和布线目标.     

LSIS-II布图设计系统的实用化设计

本文介绍了LSIS-II布图设计系统结合规模生产的要求所进行的实用化设计和发展工作.包括系统采用的功能流、自检流、容错流的结构设计,单层金属布线工艺条件下的高密度布线设计,复合目标组合迭代布局优化设计,多种图形接口和系统稳定性的提高等.该系统已投入规模生产中的实际应用,已设计成功一批实际应用电路,其中包括1000门用户电路(已批量生产55万片)、单片集成度为38k、35k晶体管和8000逻辑等价门的应用电路.     

多层板系统中的预布图设计

1 前言今天,由于极度亚微米型的集成电路(IC)问世,安装的组件以数百微微秒(pico,10~(-12)秒)的前沿和后沿时间动作,采用100MHz 以上的时钟速率(Clock rate),使人     

LSIS-II布图设计系统中的联接关系正确性验证子系统

本文介绍了我所研制的LSIS-Ⅱ布图设计系统中的联接关系正确性验证子系统.此子系统系启发式验证系统,以十项验证原则为算法基础,并采用了分级检查的方法,以及为提高错误命中率,运用了定向自锁和区域自锁技术,获得了令人满意的效果,为利用LSLS-Ⅱ系统进行LSI/VLSI的设计奠定了可靠的基础.     

Data-Path布图系统的数据管理

Data-Path布图系统需要有效的数据管理作为支撑。该数据管理工作主要包括数据格式转换、数据结构设计和数据接口设计等方面。针对一个实际的Data-Path布图系统，设计了Verilog文件到DEF文件的转换算法，进行了相关数据接口的实现，指出了数据管理的特点与实现方法。     

群法及其在LSI/VLSI自动布图设计中的应用

本文系统、深入地研究了LSI/VLSI自动布图设计中的群法问题.引入了一系列新的概念:如稳定群、稳定群的级、绝对封闭群等.得出并证明了稳定群的一些重要性质.本文认为,历史上群法中一种非常重要的评价参量,群强度,是不可靠的,并成功地用稳定群代替.用本群法得到的结果与历史上典型群法得到的结果进行比较,结论是非常令人满意的.     

集成电路布图设计保护条例实施细则

为了保护集成电路布图设计(以下简称布图设计)专有权，促进我国集成电路技术的进步与创新，根据《集成电路布图设计保护条例》(以下简称条例)，制定本实施细则(以下简称本细则)。     

具有单元自动生成的多元胞布图方法

本文提出一种新的多元胞自动布图方法.主要由四个部分构成,块的生成、块内一维布局、单元生成、通道布线.其中第一部分采用了分析的方法完成各个块的生成,目标为使连线最短和块之间连线和隔块连线最少.第二部分中引入了伪单元的概念以处理含有约束的一维布局问题,解决了各个块之间的相互连线关系以及隔块连线.第三部分中的单元生成,引入了类似硅编译的一些思想,在硅编译与传统的自动布局方法之间的结合方面做一些有益的尝试.第四部分的通道布线是一个比较灵活的方法,可以解决用户提出的各种工艺上的要求的布线,提高了布图的物理性能. 整个过程用C语言编成程序并已在PCS-68000机上运行.     

浅议集成电路布图设计之法律保护

集成电路布图设计，简称布图设计，在国务院颁布的《集成电路布图设计保护条例》中对其定义为：是指集成电路中至少有一个是有源元件的两个以上元件和部分或者全部互连线路的三维配置，或者为制造集成电路而准备的上述三维配置。相对其他知识产权来说，布图设计专用权还是比较新鲜的事物，大多数人对其还不甚了解。     

SOC布图设计中的互连优化算法

使用Elmore时延模型,对二端连线的缓冲器插入方法进行了详细的讨论.给出了最小时延下,缓冲器的最佳数量和位置;同时给出了在一定时延约束条件下的缓冲器的最小数量及位置;并在典型的0 .18μm工艺参数条件下进行了测试.测试结果显示,缓冲器插入方法可以显著地减小线上的时延,而且缓冲器的数目将随着时延约束的放宽而迅速下降.当时延约束仅比最优时延多5 %时,插入的缓冲器数目就降到了最佳缓冲器数的70 %左右,这一结果对缓冲器插入算法具有普遍的指导意义.     

SOC布图设计中的互连优化算法

使用Elmore时延模型,对二端连线的缓冲器插入方法进行了详细的讨论.给出了最小时延下,缓冲器的最佳数量和位置;同时给出了在一定时延约束条件下的缓冲器的最小数量及位置;并在典型的0.18μm工艺参数条件下进行了测试.测试结果显示,缓冲器插入方法可以显著地减小线上的时延,而且缓冲器的数目将随着时延约束的放宽而迅速下降.当时延约束仅比最优时延多5%时,插入的缓冲器数目就降到了最佳缓冲器数的70%左右,这一结果对缓冲器插入算法具有普遍的指导意义.     

论我国集成电路布图设计保护法的制定

集成电路产业是信息技术的基础产业,同时也是关系到国民经济发展的重要产业。加强集成电路布图设计的知识产权保护对于加快我国集成电路产业的创新与推动信息技术的发展有着重要的作用。我国应尽快在现有立法的基础上制定《集成电路保护法》,建立法定赔偿、海关禁令等相关制度,以完善我国的集成电路布图设计的保护制度。     

《集成电路布图设计保护条例》出台

20 0 1年 4月 2日 ,朱基总理签署第 30 0号国务院令 ,发布了《集成电路布图设计保护条例》,自 2 0 0 1年1 0月 1日起施行。《条例》的颁布 ,标志着我国保护知识产权的法律制度更加完备 ,同时也表明了中国一如既往地重视和保护知识产权的态度。集成电路技术是当前发展迅猛的技术领域之一 ,是信息产业的核心和国民经济信息化的基础。由于集成电路的广泛应用 ,极大地推动了经济、文化的发展 ,导致了电子信息时代的到来。现在 ,集成电路的技术水平和产业规模已经成为衡量一个国家科技发展水平、综合国力大小和产业结构高级化程度的公认标准之…     

SOC中Data-Path布图设计面临的挑战

目前所设计的系统级芯片(SOC)包含有多个data-path模块,这使得data-path成为整个G大规模集成电路(GSI)设计中最关键的部分.以往的布图理论及算法在许多方面已不能满足data-path布图设计的需要,这主要是由于传统的布图工具没有考虑data-path所特有的电路结构特点.Data-path具有规整的位片结构,具有很高的性能指标要求,如对于时延、耦合效应和串扰等性能都有严格的要求.此外,data-path中还存在大量成束状结构的BUS线网.文中提出了data-path布图设计所面临的挑战.从介绍data-path布图的基本问题入手,重点分析了data-path布图设计中的关键技术,并在讨论已有研究工作的基础上针对不同的布图阶段提出了可行的技术路线与设想.     

SOC中Data-Path布图设计面临的挑战

目前所设计的系统级芯片(SOC)包含有多个data-path模块,这使得data-path成为整个G大规模集成电路(GSI)设计中最关键的部分.以往的布图理论及算法在许多方面已不能满足data-path布图设计的需要,这主要是由于传统的布图工具没有考虑data-path所特有的电路结构特点.Data-path具有规整的位片结构,具有很高的性能指标要求,如对于时延、耦合效应和串扰等性能都有严格的要求.此外,data-path中还存在大量成束状结构的BUS线网.文中提出了data-path布图设计所面临的挑战.从介绍data-path布图的基本问题入手,重点分析了data-path布图设计中的关键技术,并在讨论已有研究工作的基础上针对不同的布图阶段提出了可行的技术路线与设想.     

基于角模块布图表示的增量式布图规划算法

提出了一种基于CBL布图表示的新的增量式布图规划算法.该算法能很好地解决包括不可二划分结构在内的布图规划问题.针对现有增量式的一些需求,算法给出了相应的高速解决方案.在已有的初始布局的基础上,基于CBL表示方法建立水平约束和垂直约束图,利用图中关键路径和各模块之间的累加的距离松弛量进行增量式操作.对于新模块的插入,在力求面积最小,线长最短和移动模块数目最少的目标指引下能快速地找到最佳位置作为插入点,高效地完成相关操作,算法的时间复杂性仅为O(n).通过对一组来自工业界的设计实例的测试结果表明,该算法在保证芯片的面积、线长等性能不降低甚至有所改善的情况下,运行速度相当快,仅在μs量级,满足了工业界对增量式布图规划算法在速度上的首要要求,同时保证了基本性能的稳定.     

CPM网络图计算机自动绘制算法设计

以交叉线最少为目标设计了网络图自动绘制算法,并给出了绘制实例。