红外焦平面读出电路片上驱动电路设计

线列红外焦平面读出电路在正常工作时需要提供多路数字脉冲和多路直流偏置电压。本文基于0.5 μm CMOS工艺设计了一款驱动电路芯片,为电容负反馈放大型（CTIA）读出电路（ROIC）提供驱动信号。电路芯片采用带隙基准电路产生低噪声低温漂的直流偏置电压,采用数字逻辑电路生成CLK1,CLK2,RESET等八路数字脉冲。仿真及测试结果表明：驱动电路芯片输出的数字脉冲及偏置电压符合设计值,可驱动CTIA型线列红外焦平面读出电路稳定工作。     

天文应用红外焦平面读出电路研究

成功设计了一款天文应用的640×512短波红外焦平面读出电路。由于红外天文观测具有极低背景辐射、光子通量低的特点,为了实现探测器的高信噪比,需要降低器件的暗电流和电路噪声。电路采用有效的功耗管理策略,在保证电路正常工作的前提下尽可能地降低电路功耗以减小电路辉光对器件暗电流的影响。同时,研究非破坏性读出的数字功能,实现了超长的积分时间和信号的多帧累积,并作为一种斜坡采样的策略有效地降低读出噪声。短波HgCdTe焦平面的测试结果符合理论设计预期,开启电路非破坏性读出功能,设置6 000 s的积分时间,当电路功耗调低至14.04 mW时暗电流为0.9 e-·pixel^-1·s^-1。读出噪声在两档增益下分别为50 e-(10 fF)和27 e-(5 fF),非线性度低于0.1%。     

应用于前端读出电路的片上LDO设计

为满足辐射探测器前端读出电路对模拟电路稳压器片上集成和快速瞬态时间响应的需求,设计了一种基于0.18μm CMOS工艺的全片上集成LDO。采用大摆幅高增益放大器驱动输出功率管,增大了功率管栅极调节电压摆幅,减小了功率管尺寸和LDO压差电压。该放大器同时增大了LDO的环路增益和对功率管栅极的充放电电流,从而改善了瞬态响应性能。为了不牺牲环路增益带宽和芯片面积,并且保证LDO在整个负载电流区间内保持稳定,提出了一种负载电流分区频率补偿方法。仿真结果表明,在负载电容为200 nF,负载电流范围为0～200 mA时,设计的LDO相位裕度均大于53^o。在相同功率管尺寸情况下,采用大摆幅高增益放大器可以将LDO最大输出电流能力提高到两倍以上。当负载电流从10 mA跳变到200 mA时,LDO输出电压恢复时间小于6.5μs。设计的LDO电路面积为120μm×264μm,满载时电源效率为97.76%,最小压差电压为50 mV。     

红外焦平面器件读出电路技术

本文是一篇关于红外焦平面阵列器件的综述性文章。主要介绍了红外焦平面阵列器件的分类、定义、应用、组成部分、发展趋势,其中重点对红外焦平面器件读出电路技术作了详尽的论述。     

红外焦平面读出电路辐射特性研究

红外焦平面阵列在宇宙空间中使用时,受到各种辐射导致性能退化甚至功能失效。作为红外焦平面阵列的重要组成部分,CMOS读出电路受到各种辐射主要体现为电离辐射效应。通过对红外焦平面CMOS读出电路进行空间模拟辐射实验后,测试读出电路的功能以及性能参数,研究了辐射对读出电路的影响。实验结果为红外焦平面CMOS读出电路的抗辐射设计提供了参考依据。     

红外焦平面读出电路技术及发展趋势

从红外焦平面技术的发展背景出发,论述了读出电路在红外焦平面信号传输中的作用并介绍其基本框图,讨论了CCD读出电路和CMOS读出电路各自的特点,并分析了国内外红外焦平面读出电路的现状,最后提出了红外焦平面阵列读出电路今后的研究方向.     

一种红外焦平面读出电路数字模块的设计

介绍了一种红外焦平面读出电路数字模块的设计与实现。该模块可以提供系统正常工作所需的时序,包括行选列选、采样保持等。此外,该模块还可以进行输出模式的切换,实现多路输出,提高输出帧频。介绍了多路输出的Verilog算法、电路的整体结构和时序,并给出了整个系统的仿真结果。设计的模块采用华润上华CSMC 0.5μm DPTM单阱CMOS工艺流片成功,验证了设计的正确性。测试结果表明,对64×64的阵列,四路输出时,输出帧频可以达到240fps,可应用于车辆夜视领域。     

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路,其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明,在７７ Ｋ 下,读出电路的动态范围为６６ ｄ Ｂ,功耗典型值为０ ．５３ 毫瓦／ 位     

一种高性能红外焦平面阵列读出电路

提出了一种快闪式红外焦平面阵列读出电路。采用改进的直接注入型单元电路,积分电容大小可选,能适应大范围的光背景条件,并且增加了图像变换(倒置/反转)功能。一款128×128阵列的读出电路已经基于标准0.5μmCMOS工艺实现,整体芯片的面积为8.0mm×8.5mm。实测结果表明,此读出电路具有良好的光电转换能力,同时具有功耗低、输出摆幅大、动态范围大等优点。     

非制冷红外焦平面阵列读出电路的BCB牺牲层接触平坦化(英文)

研究了一种基于BCB材料的牺牲层接触平坦化技术,用于红外焦平面阵列Post CMOS工艺之前对读出电路表面的平坦化,以利于微测辐射热计微桥阵列与读出电路的集成。利用该方法成功将2μm的电路表面突起,平坦化为表面起伏56 nm的平面,可替代会给器件带来颗粒和损伤的化学机械抛光(CMP)技术。并在该平坦层上方成功进行了非晶硅敏感薄膜的沉积、微桥结构的图形化以及同时作为牺牲层的BCB的释放。通过实验研究了BCB膜层的厚度与转速、固化温度的关系,实验发现BCB的收缩率随温度小范围变化,约为30%。研究了BCB的等离子刻蚀特性,表明该材料适合用等离子刻蚀的方法进行接触孔的刻蚀和牺牲层释放。最后,利用BCB牺牲层接触平坦化技术成功地在读出电路(ROIC)芯片上制作了160×120面阵的非制冷红外焦平面阵列。     

一种有源零点补偿的片上LDO设计

提出了一种新颖的有源零点补偿LDO结构,实现了LDO在全负载范围内的稳定,1~10 MHz范围内的电源抑制比提高了10 dB。采用欠冲电压减小技术,显著减小了输出欠冲电压,提高了瞬态响应性能。基于SMIC 65 nm CMOS工艺,设计了输出电压为1 V、压差电压为200 mV、最大输出电流为100mA的无片外电容LDO。仿真结果显示,空载时LDO的相位裕度为64.3°,最大过冲和欠冲电压分别为52 mV和47 mV,满载时LDO的电源抑制比为－66 dB@10 kHz。     

用于RFID阅读器的低噪声高电源抑制比LDO

基于0.18 μm CMOS工艺,提出了一种为UHF RFID阅读器中VCO供电的低噪声、高电源抑制比LDO。根据LDO的基本结构,对噪声和电源抑制比进行了分析。采用两级结构,通过预调制级和低通滤波器来降低输出噪声,采用电源负反馈结构为带隙基准电路提供独立电源,并在功率输出级增加减法电路来提高电源抑制比。仿真结果表明,该LDO在100 kHz和1 MHz处的输出噪声分别为26 nV/Hz1/2和6.7 nV/Hz1/2,10 kHz和1 MHz处的PSRR分别为-82 dB和-71.6 dB。在3.3 V电源电压供电时,LDO消耗的静态电流为300 μA。     

LDO线性稳压器中高性能误差放大器的设计

设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。     

用于射频SOC芯片的低噪声高电源抑制比LDO

设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO.采用SMIC 0.18μmRF工艺实现,芯片有效面积0.11 mm2.测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple 为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR＜-30 dB;从1～100 kH...     

一种动态频率补偿LDO的电路设计

设计了一种动态频率补偿、高稳定性的LDO电路.针对具有Buffer缓冲器的LDO环路稳定特性随负载变化而变化的特点,给出一种新型的LDO频率补偿结构.这种补偿结构能很好地根据负载电流的变化,动态地改变环路次级极点的位置,进而提高环路稳定性.设计采用TSMC 0.35μm标准CMOS工艺,利用Spectre工具对电路的性能进行了模拟,仿真结果表明此电路结构在整个负载变化范围内相位裕度均大于88°,系统具有高稳定性.     

适用于片内集成的可修调低失调LDO

提出了一种新型可修调低失调LDO电路,该电路适于片内集成应用.现有的修调方法一般直接作用在反馈网络中,修调电路的自身失调会造成修调精度损失.本文提出一种失调隔离模块,以大大减小修调电路引入的误差.仿真结果表明,在修调电路发生10％的电流失调时,输出电压仅变化0.31％,使LDO输出电压的修调获得很好的线性度.     

LDO中动态补偿电路的设计

分析了LDO稳压器的稳定性问题,在此基础上提出了一种新型的动态补偿电路,利用MOS管的开关电阻、寄生电容等构成的电阻电容网络,通过采样负载电流而改变MOS开关管的工作点或工作状态,即改变开关电阻、寄生电容的值,从而实现动态的频率补偿,保证了LDO稳压器的UGF（Unity Frequency）基本不随负载变化,使其在所有负载内均能稳定工作.与传统方法相比,该电路具有恒定的带宽,大大提高了系统的瞬态响应性能,使LDO稳压器具有较高的电压调整率和负载调整率.     

一种适用于LDO的三级误差放大器的设计

为了促进LDO在低电源电压环境中的应用,提高其稳定性,在此采用SMIC0．35um,N阱CMOS工艺,设计并实现了适用于LDO内部误差放大器的一种单密勒电容频率补偿的三级CMOS运算放大器。仿真结果表明该运算放大器的工作电压范围宽（2．5～6．5V）,静态电流小,开环电压增益为112．16dB,相位裕度为89．03°,增益带宽积为6．04MHz,共模抑制比为89．3dB,电源抑制比为104．8dB。