高速缓冲存贮器

<正> 8.1 概述 186机的高速缓存是一个与主存相比容量上较小而速度上又较快的存贮器,它配制在处理机之内,是处理机的一部分,同时又是主存贮器的一部分。(见图9.1)。因此,也可以把它看成主存贮器的缓冲存贮器。 如果所有的指令和数据均放在主存贮之     

高速缓冲存贮器的设计

近年来,高速缓冲存贮器(Cache)对计算机的系统结构产生了重大的影响,由于它的应用,大型慢速存贮器似能以高速缓存的速度操作,大大提高了系统的工作效率。Cache的效能基于这样的事实:当从存贮器的某个单元取得信息时,其附近的一些单元可能很快被访问,这就是所谓群集的信息。因此,使用高速缓冲器的系统是在假设使用群集信息的前提下,由硬设备控制,自     

80386高速缓冲存贮器的设计

Intel 80386微处理器能以每秒处理三、四百万条32位指令的持续速度工作。为发挥386全部潜力,需要一个胜能优越的存贮系统,从而使386能快速存取代码和数据。存贮系统不仅要求速度快,同时为了386能完成在许多大规模应同中存贮程序与数据的需要,存贮量要求很大。这样,系统设计者面临着提供价格合理、大容量高速度存贮器的挑战。微处理器通常使用DRAM.(动态随机存取存贮器),这种存贮器提供了价格合适的存贮,并可在上一代微处理器要求的速度     

紧密耦合多处理器系统中的高速缓冲存贮器结构

当前技术发展的趋势是处理器与存贮器之间速度的差距越来越大。对于高性能的多处理器系统,特别是通用计算机,高速缓冲存贮器(cache)是必不可少的。下面几个关于多处理器系统中的高速缓冲存贮器是一种非常活跃的研究课题。     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

指令缓冲存贮器的效能分析

<正> 一、引言随着计算机系统的日趋大型化,对主存贮器也提出了更高的要求,即要求存贮器的存取速度快、容量大、成本低。然而,由于受到技术和成本的限制,到目前为止还没有一种存贮器能完全胜任这种要求。因此,在高速计算机中普遍地遇到了高速运算与主存贮器之间在速度上存在差距的矛盾。于是在运算控制中引入了非常复杂的先行控制技术。由于高速小容量存贮器技术的发展,把它作为低速大容量存贮器的补充,分级组合     

高速大容量MOS主存贮器

<正> 一、概述本文所介绍的主存貯器是用于×××工程计算机的主存貯器,根据计算任务的要求,它要求主存能提供较大的存貯容量。在信息流量方面,由于CPU采用了由高速的双极型半导体存貯器组成的8×64字的向量寄存器,所以仅要求主存提供的信息流量为每秒4000万字。我们就以上述要求为依据,进行了主存的设计工作。在设计工作中,由于采用了流水线工作方式并实现了无冲突存貯器的设计,从而使得本存貯器具有许多独特的特点,这些特点概括起来可以用“多、快、好、省”四个字来表达。“多”:指存貯容量大。该主存选用动态NMOS存貯组件,每个模块的容量为     

微程序计算机高速存贮器三态逻辑

引言 微程序计算机设计者一直采用固态随机存取存贮器作为缓冲存贮器和用只读存贮器来存贮微指令和程序常数。由于TTL(晶体管-晶体管逻辑)集成电路速度快,经常选用这种电路。 TTL器件阵列通常通过与总线连接来简化数据传送结构并使系统组件化。为此,采用     

超快速数码缓冲存贮器自动调度方案

<正> 一、概述在大型计算机上,由于中央处理机实现了电路集成化,中央周期可达200毫微秒。相比之下,它的容量为26万的磁心存贮器的存取周期与中央周期相差近乎一个数量级。这就提出一个问题,如果仍按一级存贮的思想设计整机,那么影响机器提高速度的主要     

磁鼓存贮器的高速开关系统

本文描述了一个选通时间小于1微秒的磁鼓存储器的内磁道选通系统。详细地介绍了线路并讨论了把选通时间减小到0.1微秒的可能性。     

INETLi486微处理器的辅助超高速缓冲存贮器设计

超高速缓冲存贮器（cache）技术是目前国际上高档微型机普遍采用的先进技术。尽管i486具有内部cache，然而对于以大量数据集方式进行操作的数据，内部cache又显得够用。为了充分发挥i486CPU高速特性，系统必须采用外部cache或者辅助cache，使大多数CPU数据的I／O周期均可对cache进行访问，这样CPU就可在平均接近于零等待状态下进行运行，从而提高了系统的数据吞吐量。如何合理选择Cache的容量以及工作方式是至关重要的。     

双极型高速存贮器系统的应用

前言 对计算机系统高速化的要求越来越高,最近研制的超大型计算机,速度方面正在越过毫微秒级界限,向微微秒级进展。 FACOM M-200计算机是世界上实际使用的水平最高的超大型通用计算机。这台计算机全面采用高速LSI以及各种先进的控制,是为追求高性能而研制的机器。 可达到高性能的技术之一是采用高速缓冲     

高速双极只读存贮器的设计考虑

本文描述一种完全用双极工艺制造的高速集成电路只读存贮器的设计发展和性能。讨论两种电路结构。第一种是以1024×1存贮器机构为基础的,第二种是第一种加上可变存贮器格式,三状态输出电路和芯片具有启动功能构成的。列举性能参数证实在已验证的集成电路工艺范围内,只读存贮器(ROM)具备在芯片上全译码,输入输出与标准集成逻辑电路(IC)相适应,1024位存贮器达到小于50毫微秒(ns)的取数时间。     

缓冲存贮器的管理及字符组输入、输出

<正> 一、缓冲存贮器buffer及其控制信息块buf (一)设置缓冲存贮器的目的 UNIX中的外存按其使用情况的不同可分为二种,一种是可交换区,用来存放进程图象,这部分外存是UNIX虚存的组成部分,它由存贮管理机构管理;另一种则用来存放文件系统。在外存上的文件系统的各个组成部份(包括Super block、inode区、和文件本身)     

高速不破坏读出存贮器的读出线路

1.引言在选择大容量高速存贮器的记忆元件、驱动钱路和读出线路的时候,需要在技术和经济两方面取得平衡。作者认为,简化读出线路会明显地影响这种平衡。本文将介绍关于这种线路速度、灵敏度、尺寸等的极限的研究工作情况。通常,读出线路包括一个放大器、一个门和一个触发器。如果在读出被选记忆单元的过程中要破坏所存信息,则在被选单元回到它的原始状态时,读出线路也必须起暂时记忆的作     

磁盘高速缓冲程序SMARTDRV

一、磁盘高速缓冲程序SMARTDRV1、什么是磁盘高速缓冲程序?许多应用程序如Word for Windows,LX—DTP(联想排版软件)等,为了提高可靠性,采用每隔一定时间自动存盘的办法.经常使用Windows的人也知道,由于Windows的多任务协同工作机制,它要频繁地进行文件的操作,即文件的装入与存储,因而配备Windows的计算机,都要安装SMARTDRV(如Microosoft公司随同Windows 3.1提供的SMARTDRV 4.O),一个叫     

一种用可复位缓冲存贮器实现网同步技术的方案设计

文章对在准同步通信网络中由于滑动现象而造成数字信息的损伤问题,提出了一种简单、实用、易于实现的解决方案并详细叙述了该方案的基本工作原理、控制方法及实现途径。     

戴尔支持Novell网络高速缓冲存储系统

戴尔中国公司近日推出由戴尔支持的Novell互联网高速缓冲存储系统。 据互联网调查集团(Internet Research Group)1999年互联网高速缓冲存储报告预测,到2002年,随着大部分高速缓冲存储系统将以软硬件集成形式出现,全球互联网高速缓冲存储市场将达到16亿美元。 由戴尔公司支持的Novell互联网高速缓冲存储系统(ICS)为各种规模的企业和机构,包括互联     

磁盘高速缓冲程序的安装方法

近年来,个人计算机的性能越来越强,许多286以上型号的计算机配有扩展内存,可以将它设置成为虚拟磁盘,但是更多的计算机操作员是通过安装磁盘高速缓冲来使用扩展内存和扩充内存的,磁盘高速缓冲安装后,可以明显提高计算机系统的运行速度。 有一些计算机本身配有高速缓冲,DOS操作系统也占用一部分常规内存用