基于声呐浮标的水声信号采集系统设计

声呐浮标水声信号采集系统是采集和传输水声数据的常用设备。该文针对水声信号动态范围大、频率范围宽、海洋噪声信号的频率特征差异大等特点,基于浮标平台设计了一款多通道、高一致性和宽动态范围的水声信号采集系统。该系统以STM32为主控核心,通过对水声信号进行预处理,实现了四通道固定增益80 dB、动态增益40 dB、频带范围为100 Hz～20 kHz的水声信号同步高速采集。该系统还设计了上位机,将所有通道水声数据通过显示屏进行显示,并根据实际情况对系统状态进行控制。实验测试结果表明,该水声信号采集系统满足设计要求,在声呐浮标信号采集领域具有极大的应用价值。     

被动声呐浮标目标运动分析数学模型

将直升机被动声呐浮标目标运动分析(TMA)问题分为固定目标和匀速直线运动目标两种情况进行了研究;对于这两种情况,均用确定性参数计算、线性最小二乘法建立了TMA的数学模型,对于固定目标还用线性化后的最小二乘法进行了数学建模。     

声呐浮标空投入水受力特性仿真研究

针对声呐浮标由于入水动态特性所造成的空投姿态与定位精度的变化,基于非定常势流理论建立了旋成体声呐浮标入水冲击非定常特性的数学模型.以某型声呐浮标入水临界点为初始条件给出了仿真测量结果,并对比分析了不同入水角与不同入水速度对声呐浮标动态特性的影响.仿真结果显示,改变入水角和入水速度均能显著改变声呐浮标入水动态响应特性,但...     

基于单片机的高速信号测试接口板的实现

介绍了一种基于单片机的高速信号测试接口板，通过该测试板连接计算机与数字单元电路．可以在计算机上比较和分析高速数字单元电路的短时输入和输出。从而测试其电路性能。该测试接口板设计简单，易于实现，应用灵活．在验证FPGA电路性能方面得到了实际应用。     

声呐浮标网络区域阵形搜潜效能分析

声呐浮标网络具有成本低、可快速机动部署等优势,是一种有效的常态化水下预警探测手段.浮标网络的区域阵形设计是决定综合效能的重要因素之一,研究了浮标网络区域阵形的效能分析问题,提出了基于阵形拓扑结构的定位精度指数和有效区域指数两个效能指标,并给出了相应计算方法,通过理论计算和蒙特卡洛仿真对比分析了四种区域阵形结构,给出了相应建议.     

一种航空声呐浮标多模式无线电调频技术

航空声呐浮标在发展进程中为了保持与新老型号的多种平台通用和兼容,其无线电通信体制在由模拟调频向数字调频转变的同时,仍保留了对模拟调频体制的兼容,形成了多模式浮标.针对多模式浮标可适应多种调制类型的通信需求,在研究基带预调制的基础上,对数字化基带直接调频和间接调频2种调制方式进行了原理分析和推导,并选择正交调制法,对相位...     

基于AVR单片机和CPLD的姿态测试系统设计

本系统采用CPLD和AVR单片机作为逻辑控制核心,设计了姿态存储测试系统,以实现姿态信息的采集、编帧和存储。详细介绍了姿态测试系统的工作原理和硬件设计。利用AVR单片机,控制数据的写、读、擦除操作,利用CPLD的逻辑控制功能完善了存储测试系统的各个工作状态,提高了存储测试系统工作的可靠性。验证了该系统可以完成对模拟信号...     

基于AD9244和PCI总线的数据采集方案

介绍在虚拟接收机的研究背景下，基于AD9244和PCI总线实现的数据采集系统。AD9244．是黄国ADI公司推出的一种14住、低功耗A／D转换芯片。整个系统采用CPLD作为逻辑控制，两片IDT7204芯片构成14位4kbit容量的缓存器。     

主被动联合声呐性能测试方案设计

对研制和使用的声呐系统和设备都应进行性能的检验和测试,以保证满足实际工作的需要.针对主被动联合声呐的设计要求和技术指标,结合项目实际情况,设计了一种检验主被动声呐性能的湖上测试方案.通过湖上试验验证,设计完成的测试方案有效检验了主被动声呐系统的性能和技术指标,达到了项目提出的考核指标.     

基于PC104和CPLD的高速/多通道数据采集系统的设计与实现

开发了基于PC104和CPLD的高速/多通道数据采集系统,该数据采集系统利用CPLD可编程逻辑器件的模块化设计思想和先入先出(FIFO)芯片作为缓冲存储器,解决了A/D转换器的采样速率和CPU的工作时钟频率不匹配的问题,避免了数据丢失和控制不便等问题,提高了CPU效率。该数据采集系统不但可以实现高速多通道模拟信号的采集,而且可以很方便地扩展模拟量的输入通道数。本系统在牵引动力国家重点实验室的液压伺服控制系统中获得了很好的应用效果。     

多路数据采集系统中FIFO的设计

首先介绍了多路数据采集系统的总体设计、 FIFO芯片IDT7202.然后分别分析了FIFO与CPLD、AD接口的设计方法.由16位模数转换芯片AD976完成模拟量至位数字量的转换,由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别.采用FIFO器件作为高速A/D与DSP处理器间的数据缓冲,有效地提高了处理器的工作效率.     

基于CPLD和FIFO的多通道高速数据采集系统的研究

介绍了一种基于CPLD(复杂可编程逻辑器件)和FIFO(先入先出存储器)的多通道高速A/D数据采集系统的设计方法，并给出了这种数据采集方法的硬件原理电路和主要的软件设计思路。采用该设计方法所设计的数据采集系统不但可以实现高速采集多通道的数据，而又还可以扩展模拟量的输入通道数。     

基于PCI总线的实时DVB码流接收系统的硬件设计

本文介绍了基于PCI专用芯片PCI9054和CPLD的DVB码流接收系统的硬件设计。该设计采用了PCI9054 CPLD的数字处理方案,并采用一种新的方法更高效地利用双端口RAM,保证了高速、大容量数据流的实时处理。     

用CPLD和夕外部SRAM构成大容量FIFO的设计

对照一般通用FIFO的外部控制线,以及视频服务器应用的具体要求,设计完成用CPLD和外部SRAM构成的大容量、廉价、高速FIFO,除了可以满足视频服务器码流缓冲的需要外,也可以作为一个通用的大容量FIFO.     

基于DSP的声纳波束形成系统设计

由TMS320C6416的声纳波束形成系统,该系统包括波束形成板、信号处理板、音频处理板、控制底板。其中波束形成板是系统的核心,16路声信号先经过光电隔离,送入DSP进行运算。双端口存储器阵列存储波束形成的所有结果,并分配到各处理板,利用其双端口特点实现波束形成板和其他处理板之间的数据交换。逻辑控制电路由CPLD完成,主要完成整个处理单元的时序和逻辑控制。该系统具有可扩展、易于构成并行系统的特点,方便实现各种波束形成算法,具有一定的工程实用价值。     

基于PCI总线的数据采集卡的设计

PCI总线对于不同机型具有很强的兼容性,介绍了一种基于PCI总线的4通道数据采集卡的设计方法。PCI总线规范的实现直接决定了模块设计的成功与否,所以重点介绍了PCI总线控制器PCI9030芯片的主要特点和内部结构,并给出了其内部结构框图和桥接电路,最后对数据采集系统的技术指标、系统结构和各部分功能作了简单介绍。     

基于PCI总线的电动车辆综合信息监视系统设计与应用

研究在通用工控平台上采用PCI总线技术进行车辆综合信息监视设计的方法,提出了一种通过双端口RAM解决电动车辆中央控制主控单元与PCI接口芯片间数据握手的硬件设计方案,并将驱动开发工具WinDriver用户态函数库与LabVIEW图形化编程软件以动态链接库方式嵌套使用,实现了PCI总线底层驱动和上位机监视程序融于一体,将开发的监视系统成功应用于电动车辆上,取得了良好效果。     

PCI 9054局部总线设计及应用

文章以高速数据采集系统的主机数据通信卡为例,分析了PCI9054局部总线时序和局部配置寄存器的配置方法,研究了基于PCI9054的高速数据通信卡的设计和局部总线状态机的状态转换过程,并给出了最终的设计方案。