台积电发布28nm工艺首次采用了高-k和HKMG技术

日前,台积电发布了28nm工艺技术。该技术采用193nm的液浸光刻,并首次采用HKMG技术。晶体管的栅长最短为24nm。EOT（等效氧化膜厚度）为0．9nm,与该公司在07年IEDM上发布的未采用HKMG的32nm工艺技术的EOT值1．6nm相比,大幅削减了厚度。     

台积电谈有关28nm工艺良率问题

正台积电(TSMC)日前回应了稍早前分析师指称该公司28nm CMOS工艺存在着良率问题的说法。台积电欧洲公司总裁Maria Marced重申她与其他台积电高层之前所强调的:减少28nm节点的缺陷密度一直在掌握中,以量产进度来看甚至快于40/45nm工艺技术。     

高k和金属栅——45nm的起点

在被称作“40年来电脑芯片的最大变化”的新闻发布中,Intel宣布将在45nm节点的生产中引入铪基(hafnium-based)高k栅电介质和金属栅电极。在Intel之后,IBM也很快发布一个类似的通告。     

瑞芯微电子发布基于GLOBALFOUNDRIES 28 nm HKMG工艺的新款平板电脑SoC

RK3188与RK3168采用28 nm工艺以超低漏电实现GHz级性能2013年6月GLOBALFOUNDRIES与福州瑞芯微电子有限公司(以下简称瑞芯)共同宣布,瑞芯新一代基于GLOBALFOUNDRIES 28 nm高K金属栅(HKMG)工艺技术的移动处理器已进入量产阶段。RK3188与RK3168芯片基于ARM多核Cortex-A9技术设计和优化,主要用于未来高性能、低成本且具有长时间续航能力的平板电脑,最高运     

28nm到14nm工艺代沟,全耗尽硅技术如何弥补

正今日的半导体行业正在经历着若干充满挑战性的转型过程,不过这也为Soitec为市场与客户创造新增加值带来了巨大机遇。随着传统的CMOS技术的日薄西山—这一点从28 nm巨大产量与20 nm缺乏吸引力的规格与成本就可以看出,整个半导体产业的发展方向正在转向全耗尽晶体管架构。然而,如果FinFET和其他全耗尽多栅架构只能从14 nm开始供货的话,在这之前我们又应当怎样应对呢?早在数年之前,Soitec及其合作伙伴就在开展紧     

德州仪器计划采用65nm工艺

德州仪器日前宣布了65nm半导体制造工艺技术的详细信息，与90nm技术相比，采用该技术可将晶体管体积缩小一半，性能提高40％，不仅可将空闲晶体管的功耗降低100倍，而且可同时集成数亿个晶体管，以支持片上系统(SoC)的模拟与数字功能。目前，4MB SRAM内存测试阵列已经投入正常使用，计划于2005年第一季度推出采用新工艺技术构建的无线产品样品。     

赛灵思采用台积电与三星电子28nm制程加速平台设计

美商赛灵思（Xilinx）宣布为因应可编程的必然趋势,针对系统工程师推出赛灵思下一世代可编程的FPGA平台。此全新平台的功耗只有前一代平台的一半,而容量却高出两倍。     

引领28nm FPGA“智”造时代

电子产业的趋势与需求电子业的四大趋势随着我国政府十二五规划的逐步推行,无线通信、新能源、集成电路、医疗保健等领域的技术创新倍受关注。为实现由中国制造向中国创造和中国智造的转型与升级,新趋势对电子产业提出了新的要求。赛灵思(Xilinx)公司全球总裁兼CEO(首席执行官)Moshe Gavrielov认为,中国市场乃至全球范围内,有四大趋势是推动其业务不断增长并将长期存在的市场发展因素。     

台积电和ARM将联手研发10nm制造工艺

正台积电、ARM于近日联合宣布,双方已经签订了新的多年合作协议,将共同致力于10 nm FinFET制造工艺的研发,并为ARMv8-A系列处理器进行优化。双方表示,20 nm SoC、16 nm FinFET工艺节点上的合作都非常愉快,因此决定携手走向下一步,并预计最早2015年第四季度实现10 nm FinFET工艺的流片。     

Altera将采用Intel的14nm三栅极技术开发FPGA

不久前,Altera公司和Intel公司宣布,双方已经达成协议,未来将采用Intel的14nm三栅极晶体管技术制造AlteraFPGA。这些下一代产品主要面向军事、固网通信、云网络以及计算和存储应用等超高性能系统,将突破目前其他技术无法解决的性能和功效瓶颈问题。Altera的下一代产品除了已经     

名词术语释义——高k材料

在不同晶体管之间需要更好的绝缘，以避免电流泄漏。在90nm工艺之后，不同晶体管的间距变得非常之短，电流泄漏现象变得异常严重。虽然采用SOI可以有效隔断各电极向衬底流动的漏电流，使其只能够通过晶体管流动，但它对于同级晶体管之间的阻隔效果并不理想；继续用二氧化硅做为晶体管绝缘层也是不可取的。用高k值的氧化物材料来制造晶体管的栅极，     

采用40nm工艺的FPGA和ASIC

采用40nm工艺的Stratix IV FPGA和HardCopy IV ASIC都提供收发器,具有更高的密度、性能和更低功耗。Stratix IV系列有680K逻辑单元（LE）,比Stratix Ⅲ系列高2倍。HardCopy IV系列在密度上和Stratix IV器件等价,具有1330万逻辑门,满足了各种高端应用的需求,如无线和有线通信、军事、广播和ASIC原型开发等。     

高性能流处理器采用22nm 3D三维晶体管技术

专注于网络流处理器(NFP)开发的Netronome公司,日前推出首批基于英特尔业界领先的3D三维晶体管技术的流处理器。Netronome公司亚太区总裁石礼兴表示:采用英特尔的定制化晶圆代工厂是Netronome的一个关键的差异化因素,可使     

高功率密度高效率28V GaAs PHEMT技术

报道了采用双场板设计的GaAs PHEMT器件,该器件栅长为0.5μm,工作电压28V,在2GHz下饱和输出功率2.18W/mm,功率附加效率PAE=67%。     

Netronome将采用英特尔22nm技术生产高性能流处理器

网络流处理器开发商Netronome日前宣布．进一步延伸该公司与英特尔公司之间的战略性伙伴关系,其中Netronome的下一代流处理器将使用英特尔的22nm工艺进行生产。Netronome将提供基于英特尔的3D三维晶体管技术的流处理器。并且颠覆流处理器在网络及安全应用方面性能、功耗和成本的系统基准。     

NXP采用塑封技术组装射频功率晶体管

近日,NXP半导体推出峰值功率为2.5-200 W的模制塑封(OMP)射频功率器件。塑封射频器件较陶瓷封装成本更低。NXP半导体射频功率产品部主管Mark Murphy表示,与陶瓷封装比,OMP可以减少20%的材料成本。     

法国研发采用低成本130nm CMOS晶体管的太赫兹成像技术

在过去的10年中,太赫兹(THz)系统及技术已受到人们很大的关注。THz辐射的频率为300GHz～3THz,可以替代能够透过纸张、布料和许多塑性材料进行成像的X射线。但与X射线不同的是,THz辐射不会产生电离作用,因此对人体健康是安全的。而且,由于旋     

28nm FPGA实现高带宽、低功耗和低成本

高端系统如通信、广播、军事、计算机存储等,对带宽的要求越来越高,人们希望在不改变引脚的情况下,以相同甚至更低的功耗来实现更大的带宽,而成本要求越低越好,至少在目前,摩尔定律还是能够推动和支持这一需求的方法.不久前,Altera正式发布了他们的下一代28nmstratix V FPGA,这也是目前拥有最高带宽的FPGA.