基于GaAs PHEMT工艺的Ka波段三通道开关滤波器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款22～42 GHz的宽带三通道开关滤波器芯片。该开关滤波器由单刀三掷开关、带通滤波器、控制电路构成。开关采用场效应晶体管(FET)串并结合结构实现。带通滤波器采用梳状结构，一端加载金属-绝缘体-金属(MIM)电容实现。芯片集成了2∶4线译码器作为控制电路，实现通道的选择和切换。芯片尺寸为3.0 mm×2.4 mm×0.1 mm。测试结果表明，三个通道的插入损耗均小于8.5 dB,带内回波损耗均小于-10 dB,带外衰减均大于40 dB。该开关滤波器芯片具有插入损耗小、隔离度高、集成度高、阻带宽的特点。     

基于GaAs pHEMT工艺的Ka频段双通道开关滤波器芯片

传统的毫米波开关滤波器组件通常基于分立器件或分立芯片,已无法满足快速发展的毫米波频段通信系统特别是5G通信系统的小型化、轻量化需求。为此,文中采用0.25μm GaAs pHEMT工艺,设计并实现了一款工作在Ka频段的双通道开关滤波器芯片。芯片内部集成了单刀双掷开关和梳状线型带通滤波器,相较于只使用ADS软件设计整个芯片,通过使用HFSS软件建立了更为准确的芯片衬底模型,并使用该模型对滤波器电路进行设计,提高了滤波器电路的仿真精度。最终,开关滤波器芯片的尺寸为3.3mm×2.6mm,测试结果显示:该芯片两个通道在通带内的插入损耗小于7dB,带内回波损耗优于15 dB,典型带外抑制优于35 dB,测试结果与仿真结果吻合较好。     

基于0.18µm CMOS工艺的高阶单环∑△ADC以及降采样数字滤波器的设计

设计了一个过采样、高阶一位单环∑△模数转换器以及后级降采样数字滤波器。整个芯片采用TSMC 0.18µm CMOS工艺实现,芯片面积1mm×2mm,功耗为56mW。 调制器采用1.8V全差分电路结构,在过采样率64,时钟频率81.92MHz,640kHz带宽内,实测精度达到了15.32位,动态范围94dB。降采样数字滤波器的通带波纹小于0.01dB,阻带衰减75dB,过渡带为640kHz-740kHz。     

片上自动调谐的可编程有源RC滤波器

研制了一款可编程6阶巴特沃斯有源RC滤波器.为提高滤波器中运算放大器的增益带宽积,设计了一种新型的前馈补偿运算放大器.为消除工艺偏差和环境变化对截止频率的影响,设计了一种片上数字控制频率调谐电路,并采用TSMC 0.18 μm CMOS工艺进行了流片.滤波器采用低通滤波结构,测试结果表明,3 dB截止频率为1～32 MHz,步进1 MHz,带内增益0 dB,带内纹波0.8 dB,2倍带宽处带外抑制不小于24 dBc,5倍带宽处带外抑制不小于68 dBc,滤波器等效输入噪声为340 nV/√Hz@1MHz,调谐误差为±3％.滤波器裸芯片面积0.87 mm×1.05 mm.采用1.8V电源电压,滤波器整体功耗小于20 mW.     

半集总同轴腔体带通滤波器设计

提出了一种半集总同轴腔体带通滤波器结构,并设计了一个中心频率为2.35 GHz,相对带宽为4.25%的半集总同轴腔体带通滤波器。仿真结果表明,该滤波器通带内反射损耗小于–18 dB,插入损耗小于0.08 dB,在2.2GHz和2.5 GHz处带外抑制均小于–40 dB。该滤波器插入损耗低,结构简单紧凑,在移动通信系统中有一定的应用价值。     

微波窄带带通滤波器的设计

分析了微带线窄带滤波器设计的基本理论,借助AgilentADS仿真软件完成了中心频率位于L波段的窄带带通滤波器的设计。该滤波器选用切比雪夫的原型结构,并由耦合微带线构成,其通带为1．9GHz～2．1GHz,通带内衰减小于1．5dB,起伏小于0．5dB,在1．7GHz和2．3GHz衰减大于20dB,端口反射系数小于-15dB。版图仿真结果满足滤波器设计要求。     

基于SIW结构的毫米波MEMS滤波器设计

针对5G毫米波无线通信的发展需求,采用硅基单层基片集成波导(SIW)结构设计了一款毫米波滤波器。首先通过理论分析,计算得到滤波器的结构参数。然后使用电磁仿真软件HFSS 对滤波器结构进行仿真与优化,使其满足设计指标要求。设计得到了一个五阶毫米波滤波器,其通带范围24.25~27.5 GHz,相对带宽12.56%,中心频率处插入损耗小于1 dB,带内回波损耗优于-16 dB。最后,使用MEMS工艺将该滤波器加工成实物并进行性能测试,得到尺寸为9.45 mm×4.8 mm×0.4 mm 的滤波器芯片,达到小型化要求。测试结果表明,MEMS毫米波滤波器的仿真结果与测试结果基本保持一致。     

一种针对超宽带标准的CMOS Gm-C低通滤波器

采用TSMC 0.18µm CMOS工艺实现了一种针对超宽带标准的264MHz低通滤波器。该4阶滤波器由两个二阶滤波器级联而成,相对于传统的二阶Gm-C滤波器设计,本文提出的二阶拓扑结构十分简单有效,节约了1个跨导单元,3个共模反馈网络,2个电容。因此芯片功耗和芯片面积大大降低,其他指标并无牺牲。测试表明该滤波器增益-0.5dB,频率响应实测结果与仿真吻合良好,芯片面积为〖0.06mm〗^2,远小于同类设计,在1.8V电源电压下,电流消耗为3mA。     

一种线性相位LC滤波器的设计

为解决滤波器带外抑制和通带内相位波动之间的矛盾,该文介绍了一种线性相位LC滤波器的设计方法,通过对滤波器传输零点特性进行分析,根据指标要求灵活设计电路拓扑结构和零点位置,采用内、外均衡电路级联网络两种方法,来实现具有高矩形、线性相位特性的滤波器。设计了中心频率21.4 MHz、0.5 dB带宽大于10 MHz、矩形系数(45 dB/0.5 dB)小于2、带内相位波动绝对值小于5°和中心频率1 300 MHz、1 dB带宽大于200 MHz、矩形系数(35 dB/1 dB)小于2、带内相位波动绝对值小于5°两款滤波器。该方法工程实用化强,便于调试和制作,可应用于幅相特性要求高的微波系统中,提高了系统性能指标。     

基于GaAs PHEMT工艺的超宽带多通道开关滤波器组MMIC

基于0.25μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,研制了一款超宽带7路开关滤波器组单片微波集成电路(MMIC)芯片。芯片内集成了开关、驱动电路和带通滤波器,实现了开关滤波功能。开关采用反射式串-并联混合结构;译码器和驱动电路控制某一支路开关的导通或关断;带通滤波器由集总电感和电容组成。该开关滤波器组芯片通带频率覆盖0.8～18 GHz。探针测试结果表明,开关滤波器组芯片各个支路的中心插入损耗均小于8.5 dB,通带内回波损耗小于10 dB,典型带外衰减大于40 dB。为后续研发尺寸更小、性能更优的开关滤波器组提供了参考。     

空军总医院全军临床航空医学中心简介

通过建立声表面波(SAW)匹配滤波器的等效能量结构,利用交叉场电路等效模型,在频域上对SAW匹配滤波器进行分析.对于中心频率为60 MHz、抽头数32位的SAW匹配滤波器,采用上述方法得到的插入损耗和-3 dB带宽的计算值和测试值分别相差小于1 dB和1 kHz,证明了其正确性和有效性.     

X波段4bit MMIC数字移相器的设计与实现

基于WIN 0.25 μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计并制备了一款X波段4 bit单片微波集成电路(MMIC)数字移相器.22.5°和45°移相单元采用开关滤波型拓扑结构,90°和180°移相单元采用高低通滤波型拓扑结构.对拓扑结构工作原理进行分析,并采用ADS2014软件完成电路的电磁仿真及优化.测试结果表明,该4 bit MMIC数字移相器获得了优良的宽带性能,且与仿真结果吻合良好.在8～ 13 GHz频带内,移相器的均方根(RMS)相位精度误差小于6.5°,插入损耗优于-6.8 dB,RMS插入损耗波动低于0.5 dB,输入回波损耗优于-13 dB,输出回波损耗优于-9.5 dB.该4 bit MMIC数字移相器在相对带宽为47％的X频段内性能优良,适用于有源相控阵雷达等通信系统中.     

GPS接收机镜像信号抑制

分析了GPS接收机镜像信号抑制的要求,设计应用于低中频GPS接收机的镜像抑制复数滤波器.滤波器基于OTA-C双二次结构,通过线性变换实现频率搬移.采用了带源极负反馈的全差分跨导器以扩大输入线性范围.设计了基于环形振荡器的数字调谐锁相环以减小滤波器频率偏差.电路采用0.18μm CMOS工艺实现.测试结果表明,滤波器带宽为3.1MHz,偏移5MHz抑制为50dB,频率修调误差小于±1.5%.镜像抑制大于35dB.1.8V电源电压下滤波器和修正电路电流分别为0.82mA和0.23mA.     

A Low-Cost Digital Matched Filter for Arbitrary Constant-Envelope Spread-Spectrum Waveforms

In this paper a noncoherent digital matched filter (DMF) with binary quantization is presented which shows good performance for arbitrarily angle modulated constant-envelope waveforms having large time-bandwidth products. The considered DMF represents an extension of the noncoherent DMF with one-bit digitization suggested previously by Turin for binary PSK signals. Analysis of the filter performance in the presence of white Gaussian noise results in a general expression which allows the output SNR of both DMF's to be calculated for any spread-spectrum waveform. Evaluating this expression reveals that the extended DMF can be matched to arbitrary waveforms having constant envelopes in such a way that the SNR loss with reference to the corresponding analog matched filter is less than 2.87 dB. The degradation is as low as 1.96 dB for waveforms with biphase or quadriphase signal samples such as binary PN-PSK, PNQPSK, and offset-PN-QPSK, but also PN-MSK. If both DMF's are applied to waveforms having complex valued envelopes, the extended DMF may outperform Turin's DMF by as much as 3 dB.     

A stereo multibit ΣΔ DAC with asynchronous master-clockinterface

A two-channel multibit ΣΔ audio digital-to-analog converter (DAC) with on-chip digital phase-locked loop and sample-rate converter is described. The circuit requires no over-sampled synchronous clocks to operate and rejects input sample clock jitter above 16 Hz at 6 dB/octave. A second-order modulator with a multibit quantizer, switched-capacitor (SC) DAC, and single-ended second-order SC filter provides a measured out-of-band noise of -63 dBr with less than 0.1° phase nonlinearity. Measured S/(THD+N) of the DAC channel including a 0-63 dB, 1 dB/step attenuator is greater than 90 dB unweighted. The circuit is implemented in 0.6-μm DPDM CMOS, dissipating 220 mW at 5 V. Die size is 3 mm×4 mm     

IIR数字滤波器的Matlab和FPGA实现

提出一种通过两个二阶节级联构成四阶IIR数字椭圆滤波器的设计方法,并利用Matlab仿真软件设计了通带内波纹不大于0.1 dB,阻带衰减不小于42 dB的IIR数字滤波器。论述了一种采用可编程逻辑器件,通过VHDL硬件描述语言实现该滤波器的方法。给出了在QuartusⅡ软件下的仿真结果,并在FPGA器件上验证实现。实验证明,这种方法是切实可行的。     

A novel analog/digital reconfigurable automatic gain control with a novel DC offset cancellation circuit

An analog/digital reconfigurable automatic gain control(AGC) circuit with a novel DC offset cancellation circuit for a direct-conversion receiver is presented.The AGC is analog/digital reconfigurable in order to be compatible with different baseband chips.What’s more,a novel DC offset cancellation(DCOC) circuit with an HPCF(high pass cutoff frequency) less than 10 kHz is proposed.The AGC is fabricated by a 0.18μm CMOS process.Under analog control mode,the AGC achieves a 70 dB dynamic range with a 3 dB-bandwidth larger than 60 MHz.Under digital control mode,through a 5-bit digital control word,the AGC shows a 64 dB gain control range by 2 dB each step with a gain error of less than 0.3 dB.The DC offset cancellation circuits can suppress the output DC offset voltage to be less than 1.5 mV,while the offset voltage of 40 mV is introduced into the input.The overall power consumption is less than 3.5 mA,and the die area is 800×300μm~2.     

10.7MHz带阻型石英晶体滤波器研制

采用如今晶体滤波器设计中最为常用的格型电路,成功设计和研制出了用于通讯机中进行狭窄频带抑制的一种中高频带阻型晶体滤波器新产品.主要技术指标是:插损IL≤3dB、3dB带阻宽度BW3dB≤±3KHz、带阻衰减(限波)≥50dB、体积小、加工难度大等.研制的结果较好的满足了设计要求.     

基于CRLH TL结构的带通滤波器设计与研究

基于复合左右手传输线（CRLH TL）原理,利用微带与共面波导组合的双层介质结构,设计了一种新型带通滤波器。其等效左手电容由金属 绝缘体 金属（MIM）耦合结构提供,等效左手电感由蘑菇型零阶谐振器（MZOR）中的短路通孔实现。通过研究MZOR中U型槽长度变化对滤波器性能的影响得知,该带通滤波器具有结构紧凑,带宽较大,插入损耗较小等优点。HFSS仿真结果显示,滤波器的通带为3.4~7.2 GHz,通带内插入损耗低于-0.5 dB,回波损耗小于-11.5 dB。因此,该滤波器可应用于超宽带无线通信系统。