共查询到20条相似文献,搜索用时 125 毫秒
1.
以高性能直接数字频率合成DDS芯片AD9858作为核心器件设计信号发生器。采用时钟芯片LMX2531实现了1 GHz参考时钟电路的设计,利用滤波器组的设计方案,有效地抑制了输出信号的高次谐波分量,应用高性能运算放大器增强了信号发生器的输出驱动能力,并实现了信号幅度的可程控性。整个系统使用ARM7芯片LPC2132作为控制电路,并详细阐述了时钟电路、滤波器组以及控制电路的设计。 相似文献
2.
MEMS加速度计接口电路主要采用传统sigma-delta架构实现,但这种方式中的电路失调电压很容易产生积分饱和现象.为解决这个问题,本文设计了一种可以用于钻井、石油勘探等微弱信号检测的新型数字电容接口电路.该设计在电容式MEMS加速度传感器基础上,采用FPGA实现数字三阶环路滤波器,构成5阶sigma-delta系统.采用数字环路滤波器降低了ASIC模拟电路版图设计与芯片测试难度,利于快速优化环路滤波器设计参数,改善系统稳定性和优化系统噪声性能.前置放大器采用一种相对简单的相关双采样技术,能够有效减小前置放大器的失调电压.根据MEMS加速度计前置放大器输出信号符合正态分布的特点,设计了带有一定预测功能的8-bit瞬时浮点ADC,实现模拟与数字环路滤波器互联.在200Hz带宽内,该接口电路系统噪声基底达到53.09ng/rt(Hz),满足系统噪声设计要求.前置放大器与ADC采用XFAB XH018混合信号CMOS工艺流片,开环测试表明,前置放大器的灵敏度和噪声分别为0.69V/pF和3.20μV/rt(Hz). 相似文献
3.
基于FPGA的OFDM调制器设计与实现 总被引:1,自引:0,他引:1
介绍了OFDM信号的优点,并分析了其实现原理,提出一种OFDM高性能数字调制器的FPGA实现方案;采用自顶向下的设计思想,将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块,重点论述了FIR滤波器、数控振荡器的实现,用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法,分别实现了... 相似文献
4.
本文设计并实现了一种适用于高精度Σ-ΔADC的低资源数字滤波器。该滤波器采用多级多采样率结构,由级联梳妆滤波器(CIC)、FIR补偿滤波器以及半带滤波器级联组成。此外,为节约资源,采用乘法器时分复用和CSD编码技术,以降低面积和功耗。基于SIMC 0.18um工艺,对电路进行仿真。仿真结果表明,工作频率6.144MHz,带宽20KHz时,可以实现128倍信号抽取,输出信号信噪比可达16位以上。与同类型抽取滤波器相比,本设计具有高精度、低功耗的优点。 相似文献
5.
6.
提出了一种数字有限冲激响应(FIR)滤波器电路的设计思想,克服了传统的从算法直接入手的滤波器设计方法中存在的计算量大、电路描述繁琐以及验证困难的缺点.并按此思想设计了一个通用数字FIR滤波器电路,在利用Matlab工具构造出滤波器数学模型的基础上,提出了一种滤波器电路结构,用VHDL语言对电路进行描述,并进行了电路综合和仿真.给出了该电路的数学模型和滤波结果. 相似文献
7.
8.
对于超宽带模拟信号,很难用单个模拟数字转换器(ADC)直接进行采样。该文提出了一种新的并行调制混合滤波器组结构用于实现超宽带模拟信号的采样,首先,将每一路宽带模拟输入信号进行余弦调制,并用相同的低通模拟滤波器均匀分割输入信号的带宽;然后,采用相同的ADC将子带信号数字化;各路子带信号通过上采样器后用数字综合滤波器综合得到原宽带模拟输入信号的数字重构。综合滤波器采用总体最小二乘准则下的特征值滤波器设计方法得到。本文所提出的系统结构不需要使用高速的采样保持电路,降低了系统实现的难度,并且设计的系统具有与其它混合滤波器组相近的重构性能。仿真结果表明了本方法的有效性。 相似文献
9.
平方根升余弦滚降数字滤波器的设计与实现 总被引:7,自引:0,他引:7
现代数字通信中广泛采用平方根升余弦滚降数字滤波器作为基带成形滤波器和匹配滤波器。介绍了平方根升余弦滚降数字滤波器的设计和优化方法,并提出了用FPGA实现其硬件电路的方案。 相似文献
10.
11.
在进行数字系统设计时,必然会遇到各种各样的噪声。为了揭示噪声的根源,用实验的手法观察、分析数字电路噪声的波形,并根据实际的需要,试验出了用施密特触发电路去过滤数字电路中噪声的新方法。实践中,使用这种措施去抑制数码电子产品的噪声,都达到了事半功倍的效果。 相似文献
12.
13.
在介绍数字调谐式射频跳频滤波器电路结构设计原理的基础上,描述了以HP VEE软件平台和GPIB接口技术构建的MDTF数字调谐式射频跳频滤波器的自动调试系统的设计原理,该系统在研制MDTF数字调谐式射频跳频滤波器的过程中,完成了矫正、候选生成、测试、筛选、在线测试、离线测试等6大部分的调试功能。 相似文献
14.
15.
对GPS射频前端进行了研究与设计,实现了GPS信号射频到数字中频的转化过程。应用GP2010芯片设计出了符合要求的GPS射频前端,包括前端滤波器、低噪声放大器,以及中频滤波器。介绍测试系统的搭建,对实际制作的电路板进行调试,并得出测试结果,为后期基于FPGA实现GPS基带数字信号处理提供GPS数字中频信号,为自主设计GPS接收机奠定了基础。 相似文献
16.
17.
讨论了一种用于∑-△A/D转换器的固定系数半带(half-band)FIR数字滤波器,分析了其线性相位特性和低通滤波特性,给出了频率仿真结果,以及在Cadence设计系统中的电路和版图实现。 相似文献
18.
为了减小由非恒定群延时所引起的滤波器的输出信号失真,本文提出一种适用于级联型无限长脉冲响应数字滤波器的群延时均衡优化方法.通过在级联型ⅡR数字滤波器每一级的输出插入全通均衡器,减小群延时在通带范围内的变化,进而减小滤波器的输出信号失真.对于本文提出的群延时优化方法,当采用1阶和2阶均衡器进行电路优化时,在0~100Hz的通带范围内,分别将群延时的变化量减小了28.19%和49.93%.基于0.18μm CMOS标准单元库进行逻辑综合与版图设计,最终得到整个滤波电路IP核版图的面积为0.1747mm2.相比于已有文献方法,本文方法在群延时优化上效果显著,电路实现上功耗和面积较小,非常适合片上系统应用. 相似文献
19.
介绍了数字锁相环在汽车MP3无线发射器应用设计技术,讲述数字锁相环的设计思路,着重介绍了PLL频率合成电路、前置分频器、鉴频器/鉴相器、环路滤波器设计方法、稳频技术。通过单片机控制,实现频率自动跟踪锁定,中心频率稳定度达到预定的要求,发射频率数字化控制,性能指标达到较高的水平,输出信噪比大于50db。 相似文献