一种混合型超高速低功耗ECL电路的设计

本文提出了一种混合型超高速低功耗ＥＣＬ电路结构，并用该电路结构设计制作了工作频率达１０００ＭＨｚ的多功能波形变换器，解决了超高速与低功耗之间的矛盾，适于设计制作超高速大规模集成电路。     

用于ECL超高速电路的高阻多晶硅隔离工艺

分析了高阻多晶硅隔离的电学和工艺可能性,介绍了用高阻多晶硅隔离制造ECL超高速电路的主要工艺技术和结果,分析了这种隔离结构的某些特点和优越性。     

泡发射极工艺在超高速ECL电路中的应用

泡发射极浅扩散工艺已成功地应用于ECL电路制造中。选用简便的Ti-A1金属化可解决EB结退化问题,并且V_(BE)能满足电路的重负载求要。适当地控制隔离和基极接触扩散的结深以及理层向上的推移,并对不同隔离方法确定出版图尺寸和外延层厚度关系后,使薄外延层工艺中的B—S通与B-BL通(基区与埋层相碰)得以解决。而“半针孔法”等措施可有效地提高电路成品率。由此,已研制出每门时延2ns、功耗25niw的MSI超高速ECL电路,并相继投入了生产。通过试验和使用,证实了电路可靠性能良好,适当缩小条宽、减浅结深后,获得了功耗速度乘积小一半的亚毫微秒双门电路,而B触发器的t_(pd)最小达到1.3ns,翻转频率超过500MHZ。     

用于ECL超高速电路的硅薄层外延技术

硅薄层外延是研制ECL超高速电路的关键工艺之一。本文介绍用SiCl_4常规外延系统,在双埋层(As、B)硅衬底上进行薄层生长的主要工艺条件及结果。并对其薄层参数作简要分析讨论。     

超高速数字集成电路——ECL

一般认为,平均传输延迟时间大于50毫微秒的电路,称为低速电路;10～50毫微秒之间者称为中速电路;2～10毫微秒之间者称高速电路;小于2毫微秒则称为超高速电路.改进的TTL电路可达高速.工程技术人员一直在努力寻找比普通TTL电路速度更高     

一种超高速ECL多模分频器

本文着重介绍一种超高速ECL多模分频器的电路原理、电路设计、版图设计、工艺设计及研制结果。通过计算机模拟及优化设计,研制的分频器电路具有分频模数大、分频模数多、工作频率高、输出驱动能力强、输入动态范围宽、输入与输出能与CMOS/TTL兼容和工作温度宽以及使用方便等特点。     

ECL电路可靠性研究

一、引言 可靠性是产品的一个重要指标,是对产品保持其性能的衡量。 随着科学技术的发展,电子系统的使用日益广泛,在很多重要场合起着关键作用。国民经济各部门、现代化的武器装备、现代化通讯以及航天所用的电子设备日趋复杂,所用电子元器件的数量愈来愈多,对电子设备及电子元器件的可靠性要求也愈来愈高。电子产品的可靠性已成为     

全温超高速ECL双模预置分频器设计

本文叙述了全温(-55～+125℃)超高速ECL双模预置分频器的工作原理、电路设计、版图设计及研制结果,还简述了制作工艺。整个电路设计以提高电路工作速度和温度特性为中心,采用优化的开关电流分配、最佳的电路工作点设置、带温度补偿的电阻反馈网络结构和合理的版图设计,来提高工作速度和保证良好的温度性能。研制的÷8/9分频器,在全温范围内最高工作频率达600MHz以上。     

一种超高速÷2ECL分频器

本文描述了采用氧化物隔离等平面S工艺、离子注入技术和快速热退火,以及采用电阻网络反馈信号的改进型D触发器的优化电路的设计方法研制的1500MHz÷2ECL分频器。电路在常温下的工作速度超过2000MHz,即使在85℃的高温条件下,其最高工作频率也超过1900MHz,完全满足了用户的要求。     

超高速低功耗ECL予置分频器研究

本文介绍一个÷5/6低功耗ECL予置分频器的设计,从降低电源电压,减小内部逻辑摆幅和寄生电容等几方面讨论了提高电路高速低功耗特性的途径。该电路采用串联电源电压结构,内部电路在-2.5V～-2.7V电源电压下工作。电路功耗仅为具有相同功能的普通ECL电路的1/6。采用3μm设计规则的氧化物隔离等平面S型双极工艺。发射极条实际尺寸2μm×9μm,晶体管f_i为3.2GHz。室温下典型功耗75mW,最高M作频率大于900MHz。     

超高速触发电路

1.绪言近几年来,随着集成电路制造技术的发展,数字集成电路的开关速度也正在极其迅速地提高,传递时延为1毫微秒左右的电路已近达实用。不过在集成电路中,晶体管的f_T 要达到5～7千兆赫却受到成品率以及为了进行元件隔离而产生的寄生静电电容等条件的制约,     

用ECL电平触发TTL电路

ECL电路的逻辑电平范围一般比较小,约800mV。因此,用ECL电平驱动TTL电路通常必须使用电平转换器(如MC1025)或比较器。这类电平转换器或比较器耗电较大,价格昂贵。然而,这些器件有时是根本不需要的。图1所示的电路就能利用ECL信号的下降沿产生一个相当短的负向脉     

延时短的ECL门阵列电路

延时短的ＥＣＬ门阵列电路日本ＮＥＣ公司研制成功的灿μＰＢ６３９０４型发射极耦合逻辑（ＥＣＬ）门阵列器件含有６８０００门，内部门延时为５０ｐｓ：μＰＢ３３８０２型门阵列产品含２３０００门，延时亦为５０ｐｓ，在标准负载条件下为１５３ｐｓ。μＰＢ６３８０４...     

ECL超高速四线接收器的设计与分析

本文着重讨论了版图设计对ECL超高速四线接收器传输延迟的影响。通S_(19)A版与S_(19)B版的对比,发现在相同工艺条件下,仅仅由于恰当地缩小了电路中晶体管的平面几何尺寸,即可使t_(Pd)减小20％以上。这一分析为实践证实,所研制的线接收器其t_(Pd)的典型值达0.8ns,比美国莫托洛拉公司七十年代中期产品MC1692快0.3ns左右。     

低温ECL电路的瞬态特性分析

本文对ECL电路的瞬态特性进行了较详尽的分析,给出了适于全温区的较精确的电路延迟时间表达式,并对影响tpd的主要参数的温度特性进行了分析。该模型可用于各种温度下高速器件和电路的优化设计。     

基于ECL电路的高速计数电路设计

普通计数器的设计都是采用CMOS或TTL小规模或中规模器件来设计。普通的TTL（晶体管-晶体管电路）集成电路不能满足高速计数器的测量要求,例如74161系列的计数器,它们具有不同的最大时钟频率分fmax,即工作的最大频率。S系列的最大时钟频率最高为125MHz,而普通的CMOS器件的最高工作速度也在200M左右,若采用TTL或CMOS分离元件来搭计数器电路,考虑到分布参数的影响和各个元件之间的时序配合,其允许的最高工作频率还会下降,无法满足高精度信号的技术要求,为了达到高速计数器的测量精度,必须考虑所选元件的最大时钟频率,因此在输入频率高于200MHz时,采用ECL器件来设计。     

用作相位计定标的ECL电路

图1所示电路采用高速ECL器件来产生一对高精度移相的周期信号,这种信号用来对相位计定标。本电路测试的输入信号范围从16Hz到96MHz(1Hz到6MHz的输出频率)。在6MHz输出频率时,0.1ns的相移精度约0.2°。     

低温ECL电路的直流特性分析

本文在对低温双极晶体管的直流特性的分析基础上，推导出ＥＣＬ电路在低温下的直流解析模型，并与实验结果和计算机模拟结果进行了比较，还对ＳＰＩＣＥ Ⅱ模型在低温下的修正和低温ＥＣＬ电路的设计进行了一些探讨。     

一种ECL超高速D触发器的设计与制作

介绍了一种ＥＣＬ超高速Ｄ触发器的电路设计，版图设计及工艺制作。研制中成功地解决了高速度与低功耗的矛盾。电路的工作频率典型值为８５０ＭＨｚ，是高要达９００ＭＨｚ以上，功耗电流典型值为３ｍＡ。