级联结构的高阶∑-△调制器

介绍了∑-△调制器的转换原理。给出调制器的动态范围与阶数,过采样等因素的关系。提出了一种2-1级联∑-△调制器,整个电路达到三阶的效果,电路稳定。同时分析了由于系数不匹配和有限增益等因素对动态范围的影响。     

∑-△结构调制器的仿真分析

本文针对∑-△结构的调制器的工作原理,结合数字调制解调的关键技术,利用MATLAB中的∑-△工具箱建立∑-△调制器模型对∑-△结构进行仿真。通过分析调制器的信噪比来研究分析∑-△结构的调制器。     

一种用于ADSL的高精度调制器的建模与仿真

要模数转换问题的研究中,介绍了∑-△调制器的过采样和噪声整形技术,为提高转换精度和速率,提出了一个采用四阶级联结构和∑-△调制技术实现高精度的调制器的行为级模型,根据影响建模的各种非理想因素,对各种实际非理想因素(例如开关热噪声、时钟抖动、运放的有限直流增益等)通过优化系统参数之后,可以得到一个用于ADSL设计中的高精度∑-△调制器行为级模型。并在MATLAB下对其仿真验证,结果表明为实际设计提供了依据。调制器在基带带宽1.5MHz、24倍过采样率条件下,系统的信噪比达到87dB,精确度可达14比特。     

分数频率合成器中数字∑△调制器的设计

本文介绍了分数频率合成器中，数字∑△调制器设计应考虑的因素，描述了四种不同结构的数字∑△调制器，最后对其中一种结构进行设计并用FPGA来实现。     

高阶多位∑-△调制器设计方法研究

∑-△调制器作为数字D类功放的一个重要模块,性能的高低直接影响着数字D类功放的总体性能.针对目前所存在的高阶多位∑-△调制器的噪声传递函数(NTF)设计方法对最大稳定输入幅度所产生的限制条件比较苛刻,造成所设计的NTF往往不是最优的情况,提出一种基于多变量优化理论和新的稳定性判定方案的高阶多位∑-△调制器NTF设计方法,并设计了一个用于数字D类功放的8阶5位∑-△调制器.仿真结果表明,多位∑-△调制器性能优于使用传统设计方法设计的∑-△调制器,完全满足高性能数字D类功放需求.     

FPGA在锁相频率合成中的应用

介绍了∑-△调制频率合成器的原理、实现方法及∑-△调制器的FPGA实现。     

六阶级联∑-△调制器的行为级建模

本文基于Matlab Simulink的环境下构建了一个3级6阶(2-2-2)的开关电容∑-△调制器的行为级模型,在考虑了非理想因素(包括时钟抖动、噪声、有限增益、有限带宽、压摆率、饱和电压等)的条件下,对其待性进行分析研究.仿真结果表明:该调制器在采样速率为51MHz时,信噪比为90dB,有效位数达到14bit.     

两通道时间交织∑△调制器研究及仿真

设计了一个二阶双通道时间交织∑△调制器的系统结构并用SIMULINK对其进行系统仿真.阐明了此结构的设计理论依据及方法,同时从带宽和SNDR等方面与传统∑△调制器进行了比较.     

采用∑-△调制器实现的电源控制器

时二阶1位∑-△调制器原理、系统稳定性进行了分析.由于∑-△调制器采用了过采样技术,能对基带内噪声进行整形,因此输出的信号具有高信噪比.在此基础上,将其应用于DC-DC控制器,设计出了一种数字调制方式降压型直流一直流控制器.这种转换器采用离散时间的∑-△调制器实现,采样频率为10MHz.与传统模拟调制方式的控制器相比,具有高信噪比.易于补偿等特点.     

基于Verilog-AMS的∑-△调制器的建模与仿真

分析了作为∑-△型A/D转换器主要部分的∑-△调制器的结构原理的基础上,采用Verilog-AMS语言对其行为进行高层次建模.通过理论分析和Cadence Spectre仿真器对该行为模型进行了仿真验证,并与SPICE仿真结果对比证明该模型正确且易用于系统验证.     

数字∑-△调制器的FPGA设计与实现

∑-△调制器采用过采样和噪声整形技术,能够在一位量化的情况下保证较高的精度,时后续数字信号处理具有极大的吸引力.本文采用数字化技术,用FPGA实现了一个一阶的数字∑-△调制器,输入为8位信号,FPGA快速方便的特点非常适合这种调制器的实现.     

∑-△模数转换器基本原理及应用(2)

<正> 实际上,模拟滤波器对输入信号具有低通滤波作用,而对噪声分量具有高通滤波作用,因此可将调制器的模拟滤波器的作用看作一种噪声整形滤波器,整形后的量化噪声分布见图7(a).正如一般的模拟滤波器,滤波器的阶数越高其滤波性能越好.因此高阶∑-△调制器得到广泛应用,图8是二阶∑-△ADC原理框图.图9给出了∑-△调制器的信噪比与阶数和过采样倍率之间的关系,其中SNR为信噪比,K为过采样倍率.例如,当K=64,一个理想的二阶系统的信噪比大约80dB,分辨率大约相当于13位的ADC.     

基于混合控制的闭环MEMS陀螺建模与仿真

论述了MEMS陀螺力平衡式闭环检测的基本原理,将∑-△调制器用于MEMS陀螺的闭环检测,设计了基于∑-△调制器的离散信号和基于比例积分与测速反馈的混合闭环检测反馈网络。建立了MEMS陀螺仪闭环检测系统的模型,并进行了仿真验证,本文设计的闭环MEMS陀螺相对于开环检测方式,电路噪声造成的误差减小了67．7％,零偏稳定性提高了3倍。仿真结果验证了所设计的混合闭环检测方案的有效性。     

过采样∑-△ADC中∑-△调制器分析与研究

分析并讨论了过采样∑-△ADC中过采样技术和噪声整形技术的工作原理,∑-△调制器的级数对整形效果的影响及调制器的结构选择,并用MATLAB语言的simulink工具箱进行了系统级的仿真.     

∑-△模数转换器基本原理及应用(1)

本文从过采样、噪声整形、数字滤波和采样抽取等概念入手，介绍了∑－△模数转换器的工作原理和特性，并给出了∑－△模数转换器与微机接口的应用实例。     

200kHz信号带宽90dB动态范围的高阶∑-△调制器

设计了一个在信号带宽200kHz下,动态范围超过90dB的5阶单环单比特∑-△调制器,该调制器能够很好的应用于中低频GSM接收机中。为了降低电路的复杂程度,提高系统抗噪性,该调制器采用了具有前反馈和负反馈分支的∑-△结构。Matlab仿真结果显示,在1．8V工作电压、0．18μm CMOS工艺条件下,采样频率为21MHz,SNDR为93．9dB,功耗为9．5mW,该系统具有较高实用价值。     

连续型Δ∑调制器设计综述

Δ∑调制器作为数字转换器中重要的类型,以其较高精度及对CMOS工艺演进的更强适应性得到广泛应用.阐述了Δ∑调制器中连续型的Δ∑调制器的主要设计要点,介绍了国内外在连续型Δ∑调制器上的研究现状,并对相应设计方法进行分类总结.分析了连续Δ∑调制器的工作原理、系统结构、电路误差及模型,对其发展趋势以及面临的挑战进行了总结.结果说明合理地利用新工艺及新型积分器可以有效提高连续型Δ∑调制器的带宽及能效.     

基于FPGA的∑-△ADC转换器的设计和实现

针对瞬时采样方法只适合变频器模拟量比较平滑且采样频率较高的场合和平均值采样法要求采样频率高、运算速度快的问题,设计了一种基于FPGA的∑-△ADC转换器,介绍了∑-△ADC转换器的结构原理和Sinc3滤波器的设计.该转换器将∑-△调制器和FPGA有效结合,既提高了采样精度,也提高了模拟信号传输的抗干扰能力及检测装置耐压的能力.实验验证了该转换器的正确性.     

开关电容ΣΔ调制器的行为级建模

在MATLAB的SIMULINK环境下,给出了一套开关电容ΣΔ调制器的时域行为级模型。该模型考虑了SCΣΔ调制器大部分的非线性效应,譬如:时钟抖动、热噪声以及运放的一些限制参数(转换速率、有限DC增益、有限带宽等)。最后给出二阶低通ΣΔ调制器的模拟结果。     

新品快报

ADI公司推出连续时间∑-△模数转换器系列产品ADI公司新推出低噪声的宽带宽连续时间∑-△(CTSD)模数转换器(ADC)系列产品--AD926x。16 bit AD9261与AD9262 CTSD转换器及AD9267 CTSD调制器可提供低噪声、高动态范围,以及高达10 MHz的带宽。