共查询到20条相似文献,搜索用时 62 毫秒
1.
为了改善负载跳变对低压差线性稳压器(LDO)的影响,该文提出一种用于无片外电容LDO(CL-LDO)的新型快速响应技术。通过增加一条额外的快速通路,实现CL-LDO的快速瞬态响应,并且能够减小LDO输出过冲和下冲的幅度。该文电路基于0.18 μm CMOS工艺设计实现,面积为0.00529 mm2。流片测试结果表明,当输入电压范围为1.5~2.5 V时,输出电压为1.194 V;当负载电流以 1 μs的上升时间和下降时间在 100 μA~10 mA之间变化时,CL-LDO的过冲恢复时间为489.537 ns,下冲恢复为960.918 ns;相比未采用该技术的传统CL-LDO,响应速度能够提高7.41倍,输出过冲和下冲的电压幅值能够分别下降35.3%和78.1%。 相似文献
2.
设计了一款无片外电容低压差线性稳压器(LDO),与传统的LDO相比,此LDO消除了传统结构中所需的片外电容,可更好地应用于全集成低功耗的片上系统(SoC)中。针对无片外电容LDO没有外部等效零点补偿这一特点,采用一种折叠输入推挽输出误差放大器结构,结合密勒补偿以及一阶RC串联零点补偿两种方案,有效地改善了无片外电容LDO的稳定性。电路采用SMIC0.18μm CMOS工艺实现,面积为0.11 mm2,最大负载电容100 pF,输入电压为1.8 V时,输出电压为1.5 V,静态电流31.8μA,压差为160 mV。 相似文献
3.
4.
5.
6.
7.
针对无片外电容LDO,在误差放大器与功率管之间添加缓冲器,采用频率补偿的方法,提高了环路稳定性。通过检测负载瞬态变化引起的误差放大器输出电压变化,增加对功率管栅极电容的充放电电流,提升了系统的快速瞬态响应能力。基于TSMC 0.18 μm标准CMOS工艺,设计了一种输入电压范围为1.92~3.60 V、输出电压为1.8 V的LDO。结果表明,负载在1 μs内从0变化到100 mA时,输出最大下冲电压为37.2 mV,响应时间为1.12 μs;负载在1 μs内从100 mA变化到0时,输出最大过冲电压为40.1 mV,响应时间为1.1 μs。 相似文献
8.
基于上华0.5μm工艺,设计了输入电压范围为3.5~6.5V,输出电压为3.3V,最大输出电流为100mA的CMOS无片外电容的低压差线性稳压器.提出了一种自动检测网络用来快速感应负载电流的变化,抑制输出电压的跳变,改善了负载瞬态响应.在稳定性方面,采用miller补偿,加之第二级采用了输出电阻很小的buffer结构[1],这样主极点和次极点分离很远使得系统稳定.仿真表明,该LDO在VIN=6.5V和VIN=3.5V下under-shoot分别为156mV和135mV,overshoot分别为145mV和60mV,线性调整率和负载调整率分别为0.023%和0.5%. 相似文献
9.
设计了一种快速瞬态响应的无片外电容型LDO。采用高增益高带宽的超级跨导结构(STC)的误差放大器,利用动态偏置技术与电容耦合技术,极大地增强了摆率。引入额外的快速响应环路,进一步提升了瞬态响应速度。基于0.18 μm CMOS工艺进行设计。结果表明,该LDO的最低供电电压为1 V,漏失电压仅为200 mV,可提供最大100 mA的负载电流,能在最大输出电容为100 pF、最低负载为50 μA的条件下保证电路稳定。负载电流在0.5 μs内由50 μA跳变至100 mA时,LDO输出导致的过冲电压和下冲电压分别为200 mV和306 mV。 相似文献
10.
提出了一种基于翻转电压跟随器(FVF)的无片外电容低压差线性稳压器(LDO)。采用电压检测器来检测输出电压,大幅改善了瞬态响应,克服了常规LDO面积大、需要使用片内大电容的缺点,仅消耗了额外的静态电流。该LDO采用90 nm CMOS工艺进行设计与仿真,面积为0.009 6 mm2,输入电压为1.2 V,压差为200 mV。结果表明,在50 pF负载电容、3~100 mA负载电流、300 ns跃迁时间的条件下,产生的上冲电压为65 mV,瞬态恢复时间为1 μs,产生下冲电压为89 mV,瞬态恢复时间为1.4 μs,且将负载调整率性能改善到0.02 mV/mA。 相似文献
11.
12.
13.
A low-voltage low drop-out (LDO) voltage regulator is proposed. It is based on an NMOS output stage and exploits dynamic biasing for obtaining low-voltage (1.2 V) and low drop-out (200 mV) features. It does not require any external compensation capacitor and is able to deliver 50 mA with capacitive loads up to 10 nF. The circuit topology is discussed and experimental results are given. 相似文献
14.
一种新型的基于LDO的过流保护电路设计 总被引:1,自引:0,他引:1
设计了一种基于低压差线形稳压器的Foldback过流保护电路。该Foldback过流保护电路的静态电流不超过0.94μA,极大地提高了电流利用率。该芯片采用TSMC0.6um、BiCMOS工艺生产制造。 相似文献
15.
一种新颖的LDO频率补偿技术 总被引:1,自引:1,他引:0
通过对传统LDO频率补偿电路的零点、极点进行分析,提出了一种新颖的频率补偿技术.在原有频率补偿电路的基础上,增加一个电阻和电容以及一个PMOS管,构成新的补偿网络.此补偿网络产生一组零极点,且零点在带宽范围内,极点在带宽范围外.仿真结果显示,输出电流为100 mA时,相位裕度为87°;输出电流为1 μA时,相位裕度为46°.电路设计基于TSMC 0.18 μm CMOS工艺,采用Hspice进行仿真,电路工作电压为1.8 V. 相似文献
16.
17.
18.
A capacitor-free CMOS low-dropout(LDO)regulator for system-on-chip(SoC)applications is presented.By adopting AC-boosting and active-feedback frequency compensation(ACB-AFFC),the proposed LDO enhancement circuit is adopted to increase the slew rate and decrease the output voltage dips when the load current is suddenly switched from low to high.The LDO regulator is designed and fabricated in a 0.6/am CMOS process.The active silicon area is only 770×472μm2.Experimental results show that the total error of the output voltage due to line variation is less than ±0.1 97%.The load regulation is only 0.35 mV/mA when the load current changes fromoto 100mA. 相似文献
19.
交流提升与有源反馈补偿的无片外电容CMOS低压差稳压器 总被引:1,自引:1,他引:0
A capacitor-free CMOS low-dropout (LDO) regulator for system-on-chip (SoC) applications is presented. By adopting AC-boosting and active-feedback frequency compensation (ACB-AFFC), the proposed LDO regulator, which is independent of an off-chip capacitor, provides high closed-loop stability. Moreover, a slew rate enhancement circuit is adopted to increase the slew rate and decrease the output voltage dips when the load current is suddenly switched from low to high. The LDO regulator is designed and fabricated in a 0.6 μm CMOS process. The active silicon area is only 770 × 472 μm2. Experimental results show that the total error of the output voltage due to line variation is less than ±0.197%. The load regulation is only 0.35 mV/mA when the load current changes from 0 to 100 mA. 相似文献
20.
为满足SoC系统负载快速变化的要求,提出了一种新型摆率增强型片上LDO系统。通过增加有效的内部检测电路,使LDO的功率管栅极电压可以快速地响应输出负载跳变,提高电路响应速度。采用中芯国际40 nm CMOS工艺模型,对电路进行仿真。仿真结果表明,当LDO的负载电流以100 mA/μs跳变时,电路的最大上冲电压为110 mV,下冲电压为230 mV,恢复时间分别为1.45 μs和1.6 μs。同时,在2 V电源电压下,电路的静态电流只有42 μA。 相似文献