一种SOC原型机的建立与IP模块验证

SOC（System On Chip）将原来分立器件实现的CPUs、DSPs和存储器等模块整合在一个单芯片内,这种设计方法使得外围的IP模块的复用变得非常重要.而复用的IP模块必须嵌入到SOC中进行系统验证后才能使用,系统功能验证通常使用原型机的验证方法.该文论述了汉芯SOC的FPGA原型机验证环境的实现方法,以及如何使用串口建立起PC机与原型机的通讯.原型机验证中的一个普遍问题是ASIC设计代码不能直接映射到FPGA,否则会造成FPGA实现的硬件效率低,甚至时序不能满足从而导致验证失败,该文以门控时钟为例,对这种代码的转换提出一种可行的方法,并对转换前后的性能做了对比.最后,以一个常用的IP模块为例,对复用IP模块的系统原型机实时验证进行技术研究与探讨.     

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用,并给出了其在RISC8框架CPU核中的下载实例。     

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用,并给出了其在RISC8框架CPU核中的下载实例.     

可复用SPI模块IP核的设计与验证

SoC 是超大规模集成电路的发展趋势和新世纪集成电路的主流[1]。其复杂性以及快速完成设计、降低成本等要求,决定了系统级芯片的设计必须采用 IP(Intellectual　Property) 复用的方法。本文介绍以可复用 IP 设计方法,设计串行外设接口 SPI(Serial　Peripheral　Interface) 模块 IP 核的思路,用 Verilog 语言实现,并经 FPGA 验证,通过 TSMC(台湾集成电路制造公司)的 0.25 μm工艺生产线流水实现, 完成预期功能。     

复用NoC测试SoC内嵌IP芯核的测试规划研究

测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围,消除测试资源共享所引起的冲突,达到减小测试时间的目的。提出了支持测试规划的无拥塞路由算法和测试扫描链优化配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络测试平台,用于片上网络性能参数、路由算法以及基于片上网络的SoC芯片测试方法的分析评估。     

集成电路进入片上系统时代

首先评述了系统级集成电路的发展现状 ,然后介绍了系统级集成电路的设计技术 ,其中包括系统级集成电路的设计方法、系统级集成电路中的 IP问题及深亚微米设计技术 ;简述了系统级集成电路的测试技术和芯片加工技术 ;最后预测了系统级集成电路的未来发展。     

基于遗传算法的片上系统IP核映射方法

片上系统SoC是指在单个芯片上集成了专用处理器、通用处理器、DSP、共享内存块、专用内存块、I/O部件等多个IP核的复杂的系统。规则拓扑的Mesh网格具有布线工整等优点,利用Mesh网格可以很方便地实现复杂的片上系统SoC。知识产权核(Intellectual Property Cores,IP核)到Mesh格件的映射问题是SOC设计的关键问题之一,其本质上是一种二次分配问题的NP难问题,目前没有多项式时间的求优方法。而遗传算法能够有效地求解问题的近似最优解。提出一种基于遗传的映射算法能够在几分钟内求得最小通信能耗的映射。     

基于IP核技术的SoC设计

随着集成电路的发展,基于IP(Intellectual Property)核的设计方法成为片上系统设计的必然之选。IP核的建模不仅有助于重复使用而缩短设计周期,还能增强设计的安全保护。因此,迅速将知识产权(IP)硬化并建立精确的实现模型,是设计基于IP核技术的系统芯片(System onChip,SoC)的必要条件。     

基于混合建模的 SoC软硬件协同验证平台研究

针对SoC片上系统的验证,提出新的验证平台,实现SoC软硬件协同验证方法。首先介绍SoC软硬件协同验证的必要性,并在此基础上提出用多抽象层次模型混合建模（Co-Modeling）的方法构建出验证平台。然后,阐述了此验证平台的优点,如验证环境统一、仿真速度快等,接下来介绍了验证平台架构及关键部分的具体实现。最后以一个实例说明此验证平台的可用性。此验证平台适于实现SoC软硬件协同验证,降低了SoC的验证难度。     

基于可复用IP方法的32位嵌入式微处理器结构设计

介绍了一种基于可复用IP方法进行了32位嵌入式微处理器结构设计的方案。该结构中IP模块均自行设计，接口符合AMBA总线规范。仿真结果表明，设计达到预期的功能要求。     

基于高性能安全存储芯片的SATA通路验证

本文基于UVM验证方法学对自研高性能安全存储SoC芯片系统中SATA通路进行验证,文中对高性能安全存储SoC芯片架构及SATA通路系统工作原理进行说明,以SATA DMA数据传输方式为例介绍了SATA协议链路通信建立及数据传输过程.搭建UVM系统验证平台,文中对SATA协议进行分析,设计规划系统层面测试用例,编写加载至系统中运行的C固件测试程序,实现对系统应用层面关注的PIO、DMA、NCQ等SATA命令方式数据传输通路的验证.结合具体波形分析,结果表明, SATA通路相关集成设计是合理、满足芯片对SATA数据通路应用需求的,实现了对高性能安全存储SoC芯片系统SATA通路的验证.     

基于相似结构自动提取的SoC划分方法

提取应用描述中的相似运算结构并使用相似结构划分系统可以有效实现片上系统划分。提出一种基于生长的相似结构自动提取方法,其中的单模板匹配算法实现任意结构模板的提取,多模板生成算法采用模板和子图同步生长的方法。实验结果表明,该方法适用于包含扇出和汇聚结构的模板提取,计算时间与传统方法相比可减少30%~70%。     

基于PSL断言的宽带电路交换芯片验证

利用基于PSL断言的验证方法验证了宽带电路交换芯片XYDXC160的设计。该芯片单片支持64路2.488Gb/s STM-16帧结构的SDH码流的输入/输出，实现1 024×1 024 STM-1流的无阻塞电路交换。断言技术的引入，降低了验证工作的复杂度，提高了验证的速度和效率，确保了验证工作的质量。     

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78．740MHz。     

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在XilinxSpantan 3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。     

基于SCV的事务级验证建模

结合SystemC验证库(SCV)的特点，提出了一种新的事务级验证模型，对其中部分主要模块进行了描述。该模型具有事务级交易记录、结果自检测以及随机测试等特性，通过该模型能够构建事务级验证平台。通过RAM实例，描述了验证平台的构建过程。     

支持平台设计方法的系统芯片协同设计环境

面向基于平台的设计方法,开发了系统芯片软／硬件协同设计环境YH—PBDE．在描述YH-PBDE的总体结构之后,详细介绍了该环境中的三个设计层次与二次映射过程,重点论述了YH—PBDE中基于约束任务流图的系统建模方法、具有初始信息素的蚂蚁寻优软硬件划分算法和基于层次有向无环图的设计约束分配方法．结合具有录音功能的MP3播放器芯片的系统级设计方法,说明了在YH—PBDE中进行系统芯片软硬件协同设计的过程。     

存储系统功能验证方法浅析

IC日益增长的设计复杂性和在时间、代价方面的需求,使得验证工作很重要却又困难重重。传统的简单验证方法和手段已不能满足 要求,采用新的验证方法势在必行。以存储系统功能性的验证为例,介绍了目前流行的先进的验证方法.包括ABV(Assertion-based verification)和TBV(Transaction-based verification)。对ASIC芯片的一般功能验证流程也作了较为详尽的分析。     

基于SOC与触摸屏技术的硬笔书法练习设备的设计

在电子产品设计过程中要充分考虑系统自身特点,根据需要设计并解决各个功能模块.本课题依据系统在设计和使用中涉及的各种状态及数据,结合现代电子技术与数据处理技术,提出适合于该硬笔书法练习系统的解决方案,并基于硬件系统实现各模块的功能,证明了方案的正确性及可实现性.