共查询到17条相似文献,搜索用时 93 毫秒
1.
2.
CPT原子钟由于其体积小、重量轻、功耗低等优点,广泛应用于通信、导航及数据传输等领域。设计基于数字锁相倍频技术,采用锁相环芯片ADF4350,根据CPT铷原子钟的需求实现了一种中心频率为3417MHz的微波信号源。经测试,信号源电路尺寸为30mm×30mm,功耗小于150mW,输出微波功率范围为(-20~-5)dBm,输出信号相位噪声与理论分析相符,杂散抑制满足设计要求,可用于CPT铷原子钟。 相似文献
3.
4.
5.
碱金属蒸汽腔是芯片原子钟(CSACs)中重要的核心部件之一,其微型化制造具有重要的实用价值,同时也非常具有挑战性。采用MEMS 技术批量化制作了具有双腔结构的芯片原子钟87Rb 蒸汽腔阵列。在阳极键合过程中,通过原位化学反应产生纯净的87Rb 元素蒸汽,缓冲气体(N2)采用反充的方法充入到87Rb 蒸汽腔内以保证缓冲气体的压强可以精确的控制。所设计的双腔结构可以防止原位化学反应中产生的杂质阻挡光路,从而能够提高探测到的光信号的强度。通过原子钟桌面系统测试,得到了87Rb 元素D1 线的光学吸收谱和用于芯片原子钟锁频的误差信号,在90℃时,87Rb 元素D1 线纠偏信号的线宽(波峰与波谷间距)可达到0.53 kHz。测试结果表明,双腔结构的87Rb 蒸汽腔满足芯片原子钟或其他芯片级原子器件的设计要求。 相似文献
6.
基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。 相似文献
7.
8.
9.
Ramki Ramakrishnan 《电子产品世界》2017,24(8)
本文介绍了微型原子钟的技术性能及其应用实例,并就OCXO、CSAC、MAC等技术进行了对比,分析了各技术的适用场景. 相似文献
10.
相干布居陷俘原子钟的发展概况 总被引:1,自引:0,他引:1
蔡惟泉 《激光与光电子学进展》2006,43(5):9-13
简述了相干布居陷俘(coherent population trapping,CPT)效应的基本原理,介绍了CPT原子钟的研制概况,包括主要方案、特点及研制水平等,最后展望了CPT原子钟的发展和应用前景。 相似文献
11.
针对光学原子钟的系统工程化需求,研制了一种集成LD(激光二极管)电流和温控驱动的全数字稳频电路系统,整个电路外形体积为120mm×80mm×40mm。通过光抽运铯原子系统测试,可以得到高信噪比的ramsey干涉花样,测试结果显示,该电路系统的稳频精度小于1 MHz。 相似文献
12.
Compact atomic clock based on coherent population trapping 总被引:1,自引:0,他引:1
A simple, compact, low-power physics package for a vapour-cell atomic clock is described. The device measures 6.6×16×1.3 cm and dissipates less than 30 mW of electrical power without thermal control. The instability is 1.3×10-10/√[τ/(s)] for integration times τ below 100 s. Applications for this device include distributed telecommunications systems, advanced Global Positioning System (GPS) receivers and laboratory instrumentation 相似文献
13.
为了提高开发的效率,缩短其开发的时间,设计师逐渐转向可编程逻辑器件的开发。文章介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时,首先用VHDL语言编写各个功能模块,分别在QuartusⅡ开发环境下编译、仿真,然后再用顶层文件将各功能模块连接起来,最后在实验箱上进行测试,证实该设计方法切实可行。 相似文献
14.
基于Multisim的数字时钟设计 总被引:1,自引:0,他引:1
为了提高电子电路实验教学质量,引入了Multisim仿真软件,以增加学生的学习兴趣。利用逻辑电路的设计方法,做了数字时钟的实验,得到了正确的结果。得到的结论:利用Multisim强大的功能对电子电路进行仿真测试,可以提高电路的设计和分析效率,提高电子电路实验的教学质量。 相似文献
15.
数字时钟的特点是以数字显示秒、分、时,它是一种相较于传统机械时钟更准确、更直观的时钟装置,数字时钟也不需要机械传动装置,所以被广泛使用。在日常生活中我们随处可见数字时钟,数字电子钟以两种方式实现:单片机控制,数字集成电路构成。本次设计是由数字集成电路构成的数字电子时钟。 相似文献
16.
17.
随着控制网络技术的发展,分布式控制系统对时钟同步的要求越来越高。当前的时钟同步系统通常是使用软件的方式,在网卡驱动时打上时间戳,然后根据时钟同步协议IEEE1588算法进行时钟同步。然而操作系统、网卡时槽的延迟和时钟晶振的偏移等因素的影响导致时钟同步精度只能达到微秒级,为了满足工业控制总线时钟精度的要求,本文提出了基于FPGA的时钟同步、时钟补偿和最佳主时钟的算法,通过搭建测试平台,最后使系统的时钟同步精度达到了纳秒级。 相似文献