基于Handel—C语言的FPGA设计

对于以ISO／ANSI—C为基础的程序设计语言Handel—C，可利用Celoxiea DK设计工具将Handel—C的源代码编译成能直接针对FPGA目标的网表(Netlist)，而无需VHDL／Verilog的中间步骤，最后利用FPGA布线工具直接将Netlist下载到FPGA上。文中在分析Handel—C语言的FPGA开发流程的基础上，将Handel—C与VHDL设计进行对比分析，揭示了Handel—C在电路算法级设计方面的优势，而且设计效率也大大提高。     

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步．数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计、Verilog HDL作为一种流行的硬件描述语言．在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用Verilog HDL进行FPGA设计和优化的一些实用方法．最后还介绍了IP核复用技术在FPGA设计中的应用。     

SOC系统中C到VHDL的转换

近年来,SOC设计方法学的研究越来越引起人们的注意。C语言适合对系统进行高层次的描述。C语言的系统描述经过软硬件划分之后,要求将硬件实现部分转换为适合于综合的VHDL语言。文章通过分析两种语言的区别,提出并实现了适于表达C语言描述内容的VHDL结构形式,并对几种C语言结构提出合理的转换方案。实验表明,文章提出的方案是正确的和有效的。     

基于FPGA的步进电机控制芯片设计

研究了一种以FPGA为基础的步进电机控制芯片的设计,本芯片采用Actel公司的ProASIC3系列FPGA:A3P030进行开发,采用Verilog HDL硬件描述语言进行硬件电路设计,使用Actel公司出品的Libero集成开发环境,通过C8051F060单片机,以C语言为开发语言对设计的芯片进行实际测试.     

采用FPGA的高速CCD相机的时钟发生器

采用IL－E2 TDI CCD做为传感器，与计算机构成了成像系统，并在计算机CRT上显示出图像。主要介绍高速CCD相机的工作时钟产生电路的设计，采用大规模集成电路FPGA实现了该工作时钟驱动电路，采用AHDL语言对工作时钟驱动电路进行了硬件描述，并利用Max Plus2软件对所设计的工作时钟驱动电路进行了仿真，最后对FPGA器件进行了编程和硬件电路调试，进而实现了整个CCD相机的控制。     

基于Impulse—C的可重构编程技术研究

可重构计算的研究使用高度灵活的计算结构进行高性能计算。近年来采用FPGA器件来创建可重计算平台的研究大量出现。基于高级语言的FPGA编程技术可以让软件工程师摆脱硬件的干扰,致力于算法的实现。Impulse C语言工具集就是一种对软硬件划分和软硬件过程协同设计的相对简单的、基于C语言的方法,它与高效的基于FPGA的硬件编译器相结合,形成了一种完整的混合处理器和FPGA实现的方法。这些工具极大地简化了可重构部件的设计过程,但是在高效性和电路优化等方面跟手工设计仍有差距。