正交插值与脉冲压缩的最佳滤波器设计

提出了以吞吐率最大为准则利用频域分段算法进行FIR滤波的方法.推导了雷达信号处理中正交插值和脉冲压缩处理的频域算法,针对长信号序列的频域滤波处理,研究了分段滤波方法,得出了最佳分段长度.并将正交插值和脉冲压缩处理在频域合并起来,进一步降低了运算量.     

一种新的滤波器快速优化算法

提出了一种新的FIR滤波器快速算法，显著降低了实时信号处理中的长阶数FIR滤波器的运算量。我们通过对任意长度序列添零、分解和参数优化，使运算量最小化。当对非连续信号进行滤波处理时，在一半情形下，相比原来的频域FIR快速算法，进一步显著降低了运算量。这一算法在实时信号处理中得到了验证。     

小抽取倍数的FIR高效实现

对采样信号进行抽取是软件无线电中的一个重要环节,小抽取率时通常使用有限冲击响应(FIR)滤波器.当FIR滤波器的阶数较高时,将会对信号处理的速度产生较大的影响.针对级联-积分-梳状(CIC)滤波器系数少且全为"1"的特点,提出了在小抽取率时采用单级CIC滤波器和FIR滤波器级联的方式来减少FIR滤波器的阶数,从理论上给出了FIR滤波器减少的阶数和CIC滤波器的阶数之间的关系.在此基础上,借助多相滤波结构还可进一步降低FIR滤波器阶数.计算机模拟验证了方法的有效性.     

一种基于微程序的FIR滤波系统

在分析基本FIR滤波器原理的基础上,设计了基于微程序的FIR滤波系统的硬件架构,并采用自顶向下的设计方法,利用硬件描述语言Verilog HDL实现了该系统,最后在Xilinx软件开发工具vivado2016.1上进行了仿真,并在Matlab软件中进行了验证。结果表明,设计的基于微程序的FIR滤波系统硬件架构可行,软件可靠,并具有阶数可扩展、可重构、可移植、占有资源少、功耗低的优点。     

基于IP核FIR滤波器的设计与FPGA实现

介绍了一种基于Altera公司IP核进行FIR数字滤波器的参数设计及在FPGA中的快速实现方法。为了达到FIR滤波器的性能要求,介绍了Matlab和IP核中信道冲激响应的阶数和时域系数的设计方法。编程实现了时域卷积运算,并给出了冲激响应和输入数据比特量化的方法和结果。为验证FIR滤波器设计的正确性,分别给出了Matlab和Model Sim中FIR低通滤波器的仿真输入波形和滤波输出波形。仿真结果表明,设计的滤波器通带信号完整,阻带滤波性能良好,该方法具有较好地适用性。     

基于ECS+FIR的星载SAR快视成像算法

常用的快视成像算法(SPECAN算法、RD+FIR算法等)无法满足大距离徙动条件下星载SAR成像处理的精度要求.针对以上问题,本文提出了一种基于等效斜视模型的ECS+FIR滤波的快视成像算法.该算法的运算量不随距离徙动量的增大而增加,适合于大距离徙动量的星载SAR数据快视成像.该算法在距离向采用FIR滤波来降低信号采样率,在方位向利用SCANSAR原理采用部分孔径数据进行成像,从而有效地减小了成像处理的运算量.论文详细地给出了ECS+FIR快视算法的原理和流程,并将该算法同SPECAN算法、RD+FIR算法进行了比较.通过大量计算机仿真和对处理结果的对比分析,验证了算法的有效性.     

基于SRFFT算法的FIR数字滤波器设计及ADSP21160实现

基于分裂基FFT(SRFFT)算法设计FIR数字滤波器，首先将输入信号经A／D转换成数字序列，运用重叠相加法将数字序列分段成固定长度的数据组，然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算，再利用分裂基IFFlT(SRIFFT)转换回时域，从而达到滤波的效果。基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量，提高了滤波效率。本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器，输入信号为采样速率10MHz的复数据，根据系统处理要求，采用2片高速浮点芯片ADSP21160构成多处理器并行系统来实现高速FIR数字滤波器的设计。     

基于ALU架构的面积优化FIR滤波器设计

提出了一种新颖的基于ALU架构的FIR数字滤波器,这种架构采用存储器和计数器实现FIR滤波器的卷积运算.当FIR滤波器的阶数增加时,该架构的逻辑单元基本不变,存储空间仅线性增加,而不像传统分布式架构的存储空间呈指数增加.因此,这种基于ALU架构的FIR数字滤波器的等效逻辑门数大幅减少.FPGA综合结果表明,当FIR滤波器的阶数大于64阶时,基于ALU架构的FIR滤波器比传统分布式架构的滤波器使用更少的等效逻辑门数.     

高阶FIR滤波器的计算机设计与FPGA实现

根据有限冲击响应（FIR）数字滤波器的原理,综合运用Matlab和FPGA的QuartusⅡ两大计算机软件,提出了一种利用QuartusⅡ中参数化宏功能模块（LPM）的FIR滤波器设计方法。首先利用Matlab设计滤波器系数,再利用QHartusⅡ的LPM构造的乘法器和加法器,最终得到滤波结果。相比分布式算法,该法在信号处理速率要求不高,且滤波器阶数较高的情况下,可更加简单地实现滤波效果。最终在Matlab和QuartusⅡ的基础上,实现了64阶的高阶FIR数字滤波器电路的设计与仿真。     

基于Matlab与DSP的FIR数字滤波器软硬件实现

给出了利用Matlab与DSP技术相结合的语音信号FIR滤波的软件、硬件实现方法。分析了FIR滤波器的特性，给出了FIR滤波器的Matlab仿真，介绍了在DSP硬件系统中的实现过程，实现了对语音信号的FIR滤波处理。     

基于IP核的滤波器复用模块的设计和实现

介绍了一种基于FIRIP核的抽取滤波器复用模块的设计和实现。FIRIP核可以进行灵活的参数设计,实现不同应用的滤波器设计。以FIRIP核为对象进行FIR滤波器算法的参数选择设计,并以128路的抽取滤波算法为例,在充分考虑到了滤波器特性、FPGA资源分配的诸多因素基础上,利用FIRIP核构建了合理的抽取滤波和复用模块,完成了128路信号的抽取滤波设计和实现。     

一种基于瞬时无功功率的改进谐波电流检测算法

为满足有源电力滤波器谐波电流检测的高精度、高实时性的要求,文章给出一种对瞬时无功功率的改进方法。这种方法减少了计算量,使得实时性、可实现性增强,可以直接应用于三相三线制,三相四线制以及单相系统的谐波和基波无功电流的检测。并综合考虑FIR滤波器和IIR滤波器的优缺点,使用均值滤波器和Butterworth滤波器的串联滤波方法。计算机仿真表明该改进方法具有检测精度高,响应速度快,易于实现的特点。     

FIR数字滤波器在DSP上的实现

在TMS320C54x系统开发环境CCS(Code Composer Studio)下对FIR滤波器的DSP实现原理进行了讨论。利用Matlab中的FIR数字滤波器的函数设计相应的滤波器,对得到的滤波器系数采用Q15格式表示,并用C语言产生模拟输入信号。将获取的系数和输入信号通过相应的指令调到DSP芯片的数据存储器中,运用MAC指令、循环缓冲寄存器、块循环寄存器实现已知混合信号的滤波。通过实验仿真,从输入信号和输出信号的时域和频域曲线可看出在DSP上实现的FIR滤波器能完成预定的滤波任务。     

基于FPGA乘法器的FIR滤波器系统设计

针对传统的FIR滤波器的缺点,介绍了一种基于FPGA乘法器的FIR滤波器设计方法,该滤波器利用FPGA自带的18位乘法器MULT18×18SIO进行乘法计算,利用寄存器对相乘结果进行累加,实现了FIR滤波功能。该滤波器具有占用极少的资源、提高滤波速度和高速灵活性等优点。     

Optimal variable step size for the LMS/Newton algorithm withapplication to subband adaptive filtering

An efficient approach for the computation of the optimum convergence factor for the LMS (least mean square)/Newton algorithm applied to a transversal FIR structure is proposed. The approach leads to a variable step size algorithm that results in a dramatic reduction in convergence time. The algorithm is evaluated in system identification applications where two alternative implementations of the adaptive filter are considered: the conventional transversal FIR realization and adaptive filtering in subbands     

High Performance Reconfigurable FIR Filter Architecture Using Optimized Multiplier

In mobile communication systems and multimedia applications, need for efficient reconfigurable digital finite impulse response (FIR) filters has been increasing tremendously because of the advantage of less area, low cost, low power and high speed of operation. This article presents a near optimum low- complexity, reconfigurable digital FIR filter architecture based on computation sharing multipliers (CSHM), constant shift method (CSM) and modified binary-based common sub-expression elimination (BCSE) method for different word-length filter coefficients. The CSHM identifies common computation steps and reuses them for different multiplications. The proposed reconfigurable FIR filter architecture reduces the adders cost and operates at high speed for low-complexity reconfigurable filtering applications such as channelization, channel equalization, matched filtering, pulse shaping, video convolution functions, signal preconditioning, and various other communication applications. The proposed architecture has been implemented and tested on a Virtex 2 xc2vp2-6fg256 field-programmable gate array (FPGA) with a precision of 8-bits, 12-bits, and 16-bits filter coefficients. The proposed novel reconfigurable FIR filter architecture using dynamically reconfigurable multiplier block offers good area and speed improvement compared to existing reconfigurable FIR filter implementations.     

直接型FIR滤波器的优化和实现

在许多信息处理过程中,如对信号的过滤、检测、预测等,都要广泛地用到滤波器,数字滤波器是数字信号处理中使用最广泛的一种方法,实现方法主要有IIR滤波器和FIR滤波器两种。本文对直接型的FIR滤波器进行了优化和实现。     

一种基于FPGA节省资源实现FIR滤波器的设计方法

有限长脉冲响应（FIR）滤波器的结构决定了用现场可编程门阵列（FPGA）设计非常消耗触发器资源或存储器资源。以n阶滤波器为例,提出一种节省触发器和双口RAM的读写操作方法。通信系统应用仿真表明,与常规FIR滤波相比较,本文方法不仅滤波效果良好,而且大量减少乘法器和加法器数量,有效节省触发器和双口RAM。滤波器阶数越高,越节省资源。     

Rayleigh商-降采样滤波器在基于调频广播信号的单站无源定位系统中的应用

根据基于调频广播信号的无源定位系统中相干脉冲压缩处理的特点,指出在相关脉冲压缩中进行降采样处理的可行性,并提出了以信噪比增益最大为评价准则设计降采样滤波器。推导了信噪比增益与降采样滤波器权系数的关系,给出了采用Rayleigh商方法求解给出准则下最优FIR滤波器的方法和步骤。仿真实验验证了在相干脉冲压缩中采用Rayleigh商-降采样滤波器既降低了计算量又保证了脉冲压缩后的信噪比增益。