VHDL编译型事件驱动模拟算法

VHDL模拟器在VLSI高层设计验证中起着重要的作用，设计正确性的快速有效检索对加快整个设计流程至关重要，模拟算法从根本上决定了模拟验证的效率，是构造高效模拟器的关键。文中讨论了VHDL的各种不同模拟算法，提出了将编译型实现算法与事件驱动调度算法结合的模拟算法，并提出了将VHDL设计源描述转化为等价C＋＋代码再编译为机器目标代码的模拟算法实现方法。此算法结合了事件驱动调度算法的模拟元件数少和编译型实现算法执行速度高的优点，并巧妙利用了面向对象的多态性特点，具有速度快、直观和易于扩弃的优点。文章最后给出了试验结果，进一步说明了算法的效率和优点。     

适应调试功能的VHDL模型及模拟算法

本文提出一种适应调试功能的ＶＨＤＬ模型及ＶＨＤＬ模拟算法－－－ＶＳＩＭ。它与可视化ＶＨＤＬ原理图输入工具ＶＤＥＳ和高级图形调试器ＶＤＢＸ结合在一起，为设计者检查、修改自己的设计提供了极大的便利。该模拟器采用层次式结构行为混合模型，保存ＶＨＤＬ描述的所有信息和结构，以利于实现调试功能。模拟算法采用基于进程的事件驱动算法及层次式模块调用算法，并提供模拟时间、语句行、模块（包括元件、进程和子程序）、信号     

一种调度引导的时钟周期选择算法

提出一种新颖的调度引导的时钟周期选择算法,通过连续时间域的调度,引导时钟周期的选择。与基于冗余时间的启发式算法相比,该文算法能够在各种资源配置条件下选择出有助于优化电路性能的时钟周期。高层次综合基准测试电路的实验数据表明新方法的有效性。     

VHDL的并行模拟方法

提出了一种基于 PVM软件的并行和分布式模拟算法 ,用于解决由于 VHDL本身的复杂性和电子电路的超规模化而造成的模拟器开发难度及运行时间、空间上的问题 ,可以极大地提高模拟速度     

基于FPGA的高精度同步时钟系统设计

介绍了精密时钟同步协议（PTP）的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FPGA中实现。经过测试,该方案能够实现ns级同步精度。该方案成本低,并且易于扩展,非常适合局域网络时钟同步的应用领域。     

基于VHDL的复杂电路的P—T算法模型

When we design electric circuit with the hardware describe language VHDL,if the control of the electriccircuit is more than to calculate ,we can design electric circuit as a controller which is based on multiplexer and is di-vided into the space part and the time part. Electric circuit is synthesized and form CPLD or FPGA circuit by adjusting the P-T arithmetic model. We explain this method by designing the controller of CPU as a example.     

从整数中提取个十百位的VHDL算法

计算机中十进制和二进制数据的转换,一般是通过软件来实现。但是基于冯·诺依曼结构的计算机,其指令是顺序执行的;而FPGA是并行执行方式,适合真正意义上的并行任务处理。因此基于VHDL编程实现从整数中提取个十百位,其执行速度要比采用软件语言编程快得多。     

网格计算——让CPU的时钟周期带来更大的益处

想一想你的PC机上所有未被利用的潜在资源，想一想每天有数十亿个CPU时钟周期未被使用就白白耗掉。当你早上开机引导系统和加载应用程序时．你的CPU确实工作得非常辛苦，但是接下来的一整天里．它的效率却是非常之低。即使在你疯狂打字时，例如文字处理，电子表格和电子邮件，也几乎不需要多高的处理能力。     

基于实时时钟方差算法的网络时钟同步

作为网络系统同步的重要参数,时钟方差表征了某时钟的稳定性特征.针对传统时钟方差计算方法在实时性和计算复杂度方面的不足,利用指数平滑的滞后特性,设计了自适应指数平滑算法,应用于时钟方差的计算,设计了时钟方差的实时计算算法.基于PTP协议V2版本,采用STM32F407微控制器作为核心,构建了以太网同步系统,实现了同步网络对环境变化的实时响应.通过软件仿真验证了算法的可行性,通过组网测试验证了实时时钟方差算法应用于PTP同步协议的优良性能.     

基于PTP的加权时钟同步算法

时钟同步在计算机网络领域中应用广泛,是实现许多网络功能的重要基础。软件定义网络(SDN)作为一种新兴的网络架构,其中的确定性时延、同步传输、网络虚拟化等研究都依赖于网络协议进行软件时钟同步。研究如何通过软件方式提升时钟同步精度在SDN系统中有着重要的意义。本文对现有的PTP的时钟同步方式进行了介绍与分析,在此基础上提出了一种改进的时钟加权算法,通过利用网络中上一层多个节点的时钟信息来提升多跳同步的时钟精度。在对典型网络的仿真测试中,每个节点时钟同步精度的提升幅度从1倍到2.6倍不等。网络中的链路越多,算法提升效果越明显。     

Cycle-based algorithm used to accelerate VHDL simulation

Cycle-based algorithm has very high performance for the simulation of synchronous design,but it is confined to synchronous design and it is not as accurate as event-driven algorithm.In this paper,a revised cycle-based algorithm is proposed and implemented in VHDL simulator.Event-driven simulation engine and cycle-based simulation engine have been imbedded in the same simulation environment and can be used to asynchronous design and synchronous design respectively.Thus the simulation performance is improved without losing the flexibility and accuracy of event-driven algorithm.     

VHDL事件驱动模拟核心库

论述了一个为构造编译型VHDL模拟系统而设计的模拟核心库，它采用事件驱动的模拟算法进行元件调度，使其适用于同步电路和异步电路的模拟，采用多值延迟模型，可同时完成功能验证和时序验证工作；采用多数据类型表示形式，适用于从系统行为级，寄存器传输级到逻辑门级的设计模拟验证工作，模拟核心库使用标准C＋＋语言设计，采用面向对象编程思想构造核心库的结构，并使用C＋＋虚接口为被模拟供简单的建模接口，通过实验证明此模拟核心库具有简单，正确，高效，可扩充和平台通用等优点，适合于编译型模拟系统的构造。     

面向对象的VHDL模拟器

从面向对象技术角度出发,论述了VHDL编译型模拟器的构造方法,以及面向对象的封装、继承、多态技术在VHDL模拟系统构造中的应用方法。提出了由三部分组成的编译型模拟器总体结构：模拟核心、调试核心和用户VHDL源描述所转换而来的C＋＋代码部分。此种结构的面向对象编译型模拟器具有速度快、结构清晰、可扩充性强等优点。最后用实例验证了该结构的效率与性能。     

VHDL语言分析器的设计与实现

ＶＨＤＬ高级综合系统是逻辑设计领域的热点，作为其前端的ＶＨＤＬ语言分析器是综合系统中其它各子系统（如综合、模拟等）的支撑，它生成ＶＨＤＬ源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于ＶＨＤＬ ＩＥＥＥ１０７６－１９８７全集的ＶＨＤＬ语言分析器的设计与实现技术，并给出了有关结果，该分析器通过了许多实例。     

基于LogP模型的并行计算模拟器

本文简述了常用的一些并行计算模型，并重点讨论了ＬｏｇＰ模型，提出了一个基于ＬｏｇＰ模型的并行计算模拟器。叙述了它的功能、原理、结构、实现和实算测试结果。     

用VHDL实现楼梯照明灯的控制

介绍了使用EDA的优越性,分析了VHDL语言及其基本特点,用VHDL语言编写了楼梯照明灯控制的源程序,通过编译和功能仿真,输出波形图,验证其正确性。     

Denotational semantics of a synchronous VHDL subset

A denotational definition for a single clock synchronous subset of VHDL is proposed. The different domains for variables and signals, the elaboration of static environments, and the formulation of a simulation algorithm for the sub-language characterize this definition, and distinguish it from more traditional denotational semantics of programming languages.     

多机仿真器SimDSM的设计及实现

仿真器是进行计算机体系结构研究的有力工具。本文以多机仿真器ＳｉｍＤＳＭ为实例,讨论了设计仿真器的一般原理和评价仿真器的标准,ＳｉｍＤＳＭ是为了分析研究分布式共享存储系统而设计的。它基于ＣＩＳＣ结构的Ｉｎｔｅｌ的体系结构,由于采用执行驱动和自定义的线程的实现方法,使得仿真可以高效准确进行。实验的结果表明,该仿真器具有较高的实用性和有效性。