基于DDS的频率特性测试仪

介绍了基于DDS设计的频率特性测试仪,整个系统以单片机为控制核心,实现了对被测网络频率特性的测量,用液晶显示器LCD显示幅频特性和相频特性曲线,同时还可打印频响曲线。     

基于单片机和FPGA的频率特性测试仪

介绍基于89S51单片机和FPGA的频率特性测试仪的设计.该系统设计利用DDS原理由FPGA经D/A转换产生扫频信号,再经待测网络实现峰值检测和相位检测,从而完成了待测网络幅频和相频特性曲线的测量和显示.经过调试,示波器显示待测网络频率范围100 Hz~100 kHz的幅频和相频特性曲线,该系统工作稳定,操作方便.     

基于单片机和FPGA的频率特性测试仪

介绍基于89S51单片机和FPGA的频率特性测试仪的设计。该系统设计利用DDS原理由FPGA经D/A转换产生扫频信号,再经待测网络实现峰值检测和相位检测,从而完成了待测网络幅频和相频特性曲线的测量和显示。经过调试,示波器显示待测网络频率范围100 Hz～100 kHz的幅频和相频特性曲线,该系统工作稳定,操作方便。     

基于FPGA的频率特性测试仪的设计

为了更好地利用频率特性测试仪,也称扫频仪(FSI),测量被测电路网络的幅频特性和相频特性,提出了一种基于FPGA核心的新型频率特性测试仪设计方案.并在此基础上实现了测量500 Hz至125 kHz带宽的幅频特性和相频特性的功能,各项指标的仿真结果与实测结果高度吻合,与点频测量法相比较误差在5％以内,并在小型化,数字化,...     

频率特性测试仪

以集成的直接数字合成器(DDS)AD9851为核心,利用现场可编程门阵列(FPGA)及外围测量电路,设计并实现了一个频率特性测试仪,可用于测试某一特定网络的频率特性.并给出了幅频和相频特性曲线,并采用软件修正方法提高了整个系统输出的稳定性和可靠性.     

基于单片机控制的频率特征测试仪设计

通用的模拟式频率特性测试仪在使用中存在两个问题,一是不能直接得到相频特征,二是不能保存频率特征图。在微处理器控制下,单片机AT89C51与DDS频率合成器构成的频率特性测试仪,他与PC机通过RS 232C口连接。根据这一原理构成的数字式频率特征测试仪,实现了被测网络的频率特性的测试及图形的显示。实验证明,这种单片机控制的数字频率特征测试仪系统体积小、系统稳定、使用简单。     

基于零中频正交解调的频率特性测试仪设计

阐述一款零中频正交解调的频率特性测试仪的设计,包括STM32单片机为硬件平台,采用AD9854,被测网络采用RLC串联谐振电路,测试范围为1～40MHz、最小步进100kHz,经单片机进行数据处理,得到信号的相位和幅度,通过液晶显示幅频特性和相频特性曲线。经过测试,该设备能按要求正确绘制被测网络的幅频特性曲线和相频特性曲线,中心频率的相对误差小于0.1%,有载品质因数相对误差小于2%。     

基于单片机与示波器的频率特性测试仪

基于89C52最小系统为控制核心，借助普通示波器显示电路网络的幅频特性和相频特性曲线。测量精度高，使用方法简便，并能准确地预置扫频值和步长。     

基于MSP430单片机和DDS技术的频率特性测试仪的设计

为克服传统的模拟式频率特性测试仪价格昂贵、操作不便和性能指标易受温漂因素影响等不足,通过采用数字技术,将先进的DDS和MSP430单片机相结合,设计了一个简易的频率特性测试仪.系统采用模块化设计,具有良好的人机接口,其扫频初始频率及步进值能通过键盘进行设置.系统具有10 MHz带宽,适合高等学校等机构的电子技术、电子测...     

基于FPGA与DDS的频率特性测试仪的设计

为了更好地对被测电路的幅频特性与相频特性进行测量,提出一种基于DDS技术与FPGA设计的频率特性测试仪.该测试仪以FPGA为控制与数据处理的核心,由高性能的DDS技术产生信号,以AD8302来检测频率相位增益,测量了1～90 MHz带宽的频谱特性,有点测与扫频测量两种选择.将测量结果与Matlab仿真的结果进行对照,结...     

中高频四端口网络频率特性测试仪设计

频率特性测试仪主要用来测量四端口网络的频率特性和相频特性,广泛应用于现代电子、通信等测量领域。作者基于Altera公司的CycloneⅢ系列EP3C16F256C8芯片,采用DDS技术产生100K-40MHz的两路正交扫频信号,根据正交调制解调原理和现代显示技术实现对一中高频四端口网络幅频特性和相频特性曲线的测量显示。扫频间隔 为10KHZ,幅频特性测量误差小于1dB,相频特性测量精度优于 。     

基于89C55和FPGA的频率特性测试仪

为了能够直接显示待测网络的幅频相频特性,设计了一个以89C55和FPGA构成的最小系统为控制核心的频率特性测试仪。系统基于DDS（直接数字频率合成）原理和多周期同步计数相位测量法,由信号发生器,被测双T网络,真有效值检波,相位检测,LCD显示及幅频特性曲线显示等部分构成。其中,信号发生和相位检测在FPGA内部实现。用户可通过按键输入需求,频率特性曲线实时显示于示波器上。整个系统性能稳定,界面友好,操作简单,实现了数字化频率特性分析。     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

基于VHDL的直接数字频率合成器设计与实现

从直接数字频率合成器(DDS)的基本原理出发,详细讨论了相位量化字长对DDS性能的影响,并给出了相位控制字与振幅控制字长度与量化信噪比的关系。结合相位量化字长为24 b、振幅量化字长为10 b的正弦波DDS设计过程,给出了查表法实现的一个DDS设计实例。文中所附代码均通过Max PlusⅡ编译通过,可直接应用,同时,指出了改进查表法实现的DDS性能的几个基本途径。     

基于FPGA的直接数字频率合成器设计

本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言（VHDL）的自顶向下的设计方法来完成仿真实验。     

基于DDS＋PLL技术的频率合成器的设计

介绍了一种频率合成技术的设计与实现,基于DDS与PLL的技术产生高频信号频率。该频率合成器由高性能DDS芯片AD9852与锁相环芯片ADF4360-7构成。该方案控制简单、编程灵活、可靠性高,且产生的信号具有输出频率高、分辨率高、频谱纯等优点。     

基于DDS的宽带捷变频综的设计及其应用

介绍了基于DDS的宽带捷变频综的设计过程,通过对DDS杂散产生机理的深入分析和ADS中建模,选用1 024 MHz作为参考时钟,选择75~150 MHz的DDS信号经过倍频、梳谱、混频,产生1 250~2 500 MHz的射频基带信号,在保证杂散60 dBc的前提下,最大限度的扩展了DDS的可使用频率。射频基带经过3次倍频扩展到10 000~20 000 MHz,最终合成为75~20 000 MHz的信号。通过DDS实现的数字调制方式,可以实现AWG功能,扩展了宽带捷变频综的用途,在电子对抗领域有广泛的应用前景。     

基于DSP的频率特性分析仪设计

通过对频率特性测试技术的分析,提出了基于DDS+DSP的频率特性分析仪设计方案,是一种低成本的低频段频率特性分析仪。完成了系统控制软件和FPGA控制逻辑设计,实现了幅频和相频测试等数据处理功能。最后设计了测试方法,对典型传输网络进行了测试,与标准滤波器的幅频特性进行对比,符合设计要求。