用于生物信号检测的低功耗CMOS模拟前端

为了符合低功耗的绿色环保理念,设计实现了可检测微弱心电、脑电信号的低功耗CMOS模拟前端集成电路。电路系统包含低噪声放大器、开关电容型增益可调放大器和逐次逼近型模数转换器(SAR ADC)等模块。低噪声放大器采用全差分Rail-to-Rail运放作为主体结构,代替了传统仪表放大器;增益可调放大器通过开关电容网络实现4种可调增益。与传统前端电路相比,设计中增加了片上SAR ADC模块,改善了现有前端电路多采用模拟输出的不足。电路基于GSMC 0.18 μm CMOS工艺进行设计,采用Cadence Spectre工具完成仿真。仿真结果表明,在1.8 V电源电压下,前端电路整体功耗为115.6 μW,能够实现准确的数字输出。     

高电能测量精度模拟前端

CS548X／9X非常适用于如今的智能公用事业仪表应用和不断成长的新一代智能能源产品,可为消费者和企业提供更为精确的电能使用信息。在4000：1动态范围内,     

CDMA直放站可变频射频前端的设计

设计了一种可变频射频前端,针对新一代具有数字处理功能的 CDMA 直放站而研发,可用于以解决“导频污染”、优 化网络为目的的 CDMA 直放站系统中.射频前端调制和解调通道采用零中频方式设计,并且本振部分可现场配置,输出频率 在一定范围内连续可变.介绍了此类CDMA直放站可变频射频前端的硬件设计思路,主要解决此类射频前...     

GSPS转换器宽带前端设计

正由于转换器技术的改进,准确(甚至在高速下)采样极高中频(IF)信号的要求也随之提高。这带来了两大难题:一个是转换器设计本身,另一个是将信号内容耦合到转换器的前端设计。即使转换器本身设计出色,前端设计也必须能够确保信号质量。高频高速转换器设计在当今的众多应用都有涉及,雷达、无线基础设施和仪器仪表更是推动了转换器的跨领域发展。这些应用要求使用分辨率在8至14位之间的高速GSPS转换器。     

适用于多种系统的超声波成像模拟前端设计

超声波成像是一种应用广泛的医疗成像方法。传统超声波成像系统使用2～15MHz的频率,精度水平为毫米,已广泛应用于监控胎儿,以及诊断内脏疾病等。在过去的20多年里,传统台式超声波系统主导了医疗超声波应用,这是由于超声波系统的通道数量巨大和信号处理量大所致。人口老龄化、不断攀升的保健费用和新兴经济的需求,都使得对创新医疗解决方案的需求日益增长。     

CS5484:高精度四路能量测量模拟前端解决方案

Cirrus公司的CS5484是高精度四路能量测量模拟前端(AFE),每路集成了4阶24位Delta-Sigma模数转换器(ADC),基准电路,并提供EXL信号处理核,以进行有用、无用和表观功率测量。支持并联电阻,CT和Rogowski线圈电流传感器,动态范围4000:1的能量测量精度0.1%,动态范围1000:1的电流RMS测量精度0.1%,单电源3.3V工作,功耗低于13mW。     

美国国家半导体推出可配置的传感器模拟前端电路

美国国家半导体公司日前推出两款可配置的传感器模拟前端(AFE)集成电路,两款产品采用美国国家半导体的独创技术,并获得多款全新设计工具的支持,令系统设计工程师可以使用各大厂商生产的各类传感器产品完成信号路径设计,将产品快速推向     

高频RFID读写器射频模拟前端的实现

射频识别(RFID)系统主要由RFID读写器和RFID电子标签两部分组成.给出了高频(13.56MHz)RFID系统中读写器射频模拟前端的电路设计,符合ISO/IEC14443 type A/type B,ISO/IEC15693和ISO/IEC18000-3中任一个标准的读写器芯片设计均可采用,设计工艺采用了中芯国际0.35μm 2P3M混合CMOS技术,并给出了Cadence环境下的仿真结果.     

用于便携式生物电势采集系统的455nW，220fJ每次转换，12位，2kS/s 逐次逼近型模数转换器

本文叙述了一种超低功耗的12位,2kS/s的逐次逼近型模数转换器。为了降低功耗,数字电路部分的电压被降低,并且锁存器的失调电压被自补偿。为了获得更好的线性度和更低的噪声,本文提出了一种改进的数模转换电容阵列版图和一种低回踢噪声的锁存器。该芯片采用0.18微米1P6M CMOS工艺流片验证。整个ADC仅消耗455nW,达到了61.8dB的SNDR。该模数转换器的优值为220fJ每次转换。整个ADC的面积仅为674×639μm2。     

扬声器的非专业化测量和音箱设计

音箱爱好者往往都有自行设计制作音箱的愿望。如果扬声器参数齐备,直接以这些参数为依据进行设计也是很方便的,否则就必须对扬声器进行测量。通常,测量扬声器需要使用专门测量器具,如信号发生器或电声测量系统等。购置这些仪器也是一笔不小的开支。对于一些想测量、设计的业余爱好者,存在一道技术支持的门坎。     

一种用于电流型电化学传感器的CMOS模拟前端芯片

本文提出了一种用于电流型电化学传感器的CMOS模拟前端芯片,芯片具有高度可编程性,其内部集成了可通过I2C接口总线与外部控制芯片通信的可配置数字模块电路。结合incremental型sigma-delta模数转换器与数字域相关双采样技术,提出并实现了一种新的两次采样的系统架构。该芯片基于华虹宏力0.18μm标准CMOS工艺流片,消耗芯片面积为1.3 mm × 1.9 mm,测试结果表明：该芯片16位数字输出具有高精度,高线性度特性,可检测溶液中磷酸根离子浓度的精度为0.01 mg/L。     

采用稀疏读出策略的电容触摸屏前端IC设计

针对采用触摸预测和窗口采样(TPWS)稀疏读出策略实现的电容触摸屏系统容易受到显示噪声和充电器噪声干扰的问题,本文提出了并行互补驱动和差分感应的方法以提高系统的信噪比。基于本文提出的并行驱动和差分感应方法,并结合TPWS系统的特点,采用0.35μm CMOS工艺设计实现了一个48通道电容触摸屏模拟前端IC,并设计了一个11.6in原型触摸屏系统用于评估该IC的性能。测试结果表明,本文设计的IC不仅能满足TPWS系统对于点测量和线测量的功能需求,并且系统的信噪比从原来的25.0dB提升到了35.8dB。     

L波段DBF体制雷达接收前端的设计

详细介绍了一种L波段DBF体制雷达的接收前端的设计过程.该前端采用超外差式二次变频体制,并最大限度提高各单元电路的集成度,实现了高度的宽温稳定性和批次一致性.测试结果充分证明该项技术已经成熟.     

A 455 nW 220 fJ/conversion-step 12 bits 2 kS/s SAR ADC for portable biopotential acquisition systems

An ultra-low power 12 bits 2 kS/s successive approximation register analog-to-digital converter(ADC) is presented.For power optimization,the voltage supply of the digital part is lowered,and the offset voltage of the latch is self-calibrated.Targeted for better linearity and lower noise,an improved digital-to-analog converter capacitor array layout strategy is presented,and a low kick-back noise latch is proposed.The chip was fabricated by using 0.18μm 1P6M CMOS technology.The ADC achieves 61.8 dB SNDR and dissipates 455 nW only,resulting in a figure of merit of 220 fJ/conversion-step.The ADC core occupies an active area of only 674×639μm~2.     

一种低成本工程卫星接收机的设计

介绍了一种在有线电视前端系统中的低成本卫星接收机的方案,分析了其可行性,介绍了硬件系统结构、软件流程,并以实时状态检测为例,详述了任务并行的实现,还着重介绍串口管理功能模块的实现。     

模拟IC自动测试系统的直流参数测试单元

模拟IC自动测试系统主要针对模拟IC的直流参数和交流参数进行测试,其中直流参数的测试是整个测试过程的重要部分。直流参数测试单元可以为芯片提供稳定的、精确的电压或电流,主要实现两种功能：一种是对待测芯片施加电压从而测量电流值,简称FVMI（加电压测电流）功能;另一种是对待测芯片施加电流从而测量电压值,简称FIMV（加电流测电压）功能。     

2.4GHz带片上非平衡变压器射频前端的设计与优化

本文介绍了一种工作在2.4GHz频段的低功耗、低噪声、高线性射频接收机前端电路,该接收前端电路使用新型的带三种增益模式的LNA,并提出一种新的片上非平衡变压器优化技术。前端电路采用了直接变频结构,使用片上非平衡变压器实现低噪声放大器与下变频混频器之间的单端-差分转换,优化设计以提高前端电路的噪声性能。本文使用锗硅0.35um BiCMOS工艺,所采用的技术同样适用于CMOS工艺。前端电路总的最大转换增益为36dB;在高增益模式下的双边带噪声系数为3.8dB;低增益模式下,输入三阶交调点位12.5dBm。为了获得最大的输入动态范围,低噪声放大器采用三种可调增益模式,低增益模式使用by-pass结构,大大提高了大信号输入下接收前端的线性度。下变频混频器在输出端使用可调R-C tank,滤除带外高频杂波。混频器输出使用射极跟随器作为输出极驱动片外50ohm负载。该接收前端在2.85-V电源供电下,功耗为33mW,芯片面积为0.66mm2。     

Design and measurements of a RF front-end for Bi-band simultaneous reception

In this paper, we explore spectrum field band simultaneous receivers, with a special emphasis on only one aspect of these systems – the radio front-end. We propose, to validate in the lab, a receiver scheme for the simultaneous down-conversion of two signals in different bands. Obviously, the dedicated scheme is intended for practical use in an integrated circuit. In this work, the chosen receiver is implemented with discrete components. A test set is evaluated and compared to simulations; it contains mostly standard lab equipment, processing signals, according to the receiver scheme; this receiver presents merits and it is worth demonstrating in an integrated circuit.In order to give credit to the use of this type of receiver, the EDA model and results have to be validated by measurement. Therefore, based on the receiver architecture dedicated to an 802.11/UMTS simultaneous dual-channel processing, we design and fabricate a prototype. Firstly, we measure the intrinsic metrics of this prototype in terms of noise figure, gain, linearity, phase and gain mismatch between the two branches of the quadrature mounted mixers. In the present work, we demonstrate that, for instance, as NF and IIP3 change with the RF front-end gain with the improvement of the RF front-end performance, the linearity and the noise requirements are well handled. Afterwards, these metrics are injected in the EDA receiver model and simulations are done in order to evaluate the BER evolution.