H.264视频解码器芯片中与滤波相关的存储器的设计

本文对H.264解码芯片中的滤波部分所需的数据、数据的存取及芯片中所用到的存储器做了深入的分析,同时涉及到DRAM及SRAM的设计,并支持宏块级帧场自适应.为了实现H.264解码芯片中的数据的快速存取,本文提出了对数据存储的一种优化方法,通过此方法可完全达到滤波过程中对大量数据的处理.试验表明此种方法能节约存 储器的资源并满足H.264滤波中对大数据量处理的需求.     

H.264的可编程解码器芯片研究

比较了目前H.264编码解码芯片的各种方案,介绍了基于可编程方案的H.264解码芯片及应用电路,并提出了选用多媒体芯片的策略.     

H.264视频解码芯片中视频控制器的设计

本文介绍了应用于H.264解码专用芯片的视频控制器模块的设计方法,详细分析了其工作原理和设计思想,以及设计中的一些特殊技术。该模块实现了YUV转RGB信号的色度空间转换,并通过重采样实现了对原始视频图像的整数、分数的格式转换。采用该模块的H.264解码专用芯片可以应用于液晶电视和需要数字图像缩放的各类显示屏中。     

利用高效带宽结构设计H.264/AVC解码器的动态补偿模块

在本文,我们提出了一个基于分块聚类的方法来减少H.264/AVC解码器里面的动态补偿模块存储器存取的次数。利用将在一个宏区块内可能重用的4x4单元块分组来分享载入的参考数据,而存储器存取的次数能被有效地减少到平均70%。此外,在访问外部SDRAM时采用指令重新排序减少预充电(Precharge)/激活(active)的次数可以达到原来的60%。从我们的仿真结果可以看到,处理一个宏区块总的存储器存取的次数低于400次。这个方法对动态补偿模块硬件设计的不同面积大小的内部存储器是可调整的。     

一种支持H.264与AVS的高效环路滤波器设计

提出一种高效的多模环路滤波器,支持H.264 BP/MP/HP和AVS的视频解码.为实现H.264和AVS滤波结构的复用,对宏块中需要滤波的边界作了修正;使用新颖的混合滤波顺序和宏块分割策略,提高数据的重用率,减小片上缓存;采用并行流水处理等技术提高数据吞吐量.使用65 nm的CMOS工艺库,在200 MHz的工作频率...     

H.264去块滤波快速算法的设计与实现

介绍了H.264去块滤波的基本原理,并基于滤波强度预判的思想提出了一种快速去块滤波算法.通过软件实现验证了该算法在不影响解码图像质量的前提下较标准中的算法节省了约70%的滤波运算量,有效提高了软件解码器的运行速度,有助于H.264解码器实时应用的实现.     

基于H.264/AVC和AVS的视频解码芯片系统结构设计

对H.264/AVC和AVS的宏观算法和局部异同点进行了分析,提出了基于H.264/AVC和AVS的视频解码器芯片系统结构,以满足高处理能力和高吞吐量的要求.在此结构中,将混合视频编码框架分为5个处理核,各处理核通过不同参数的设置来实现相应标准的处理过程,实现硬件的可重用.采用多级混合的流水线结构,充分利用视频处理任务级的并行性,提高处理的吞吐量.采用3级的存储器系统结构,并对存储器结构的3个层次分别进行优化,有效提高了数据访问的效率核并行度.     

基于ADSP-BF533处理器的去方块滤波器的实现及优化

H.264/AVC视频标准中去方块滤波对提高重建图像质量起着重要的作用,但较高的计算复杂度是其应用所面临的主要问题。简要介绍了H.264中的去方块滤波器的原理和工作过程,提出了在AD公司的BF533处理器上对其进行优化的方法。试验结果表明,优化后的去方块滤波模块满足了实时解码的要求。     

NGN网络测试仪H.264合成模块的研究与实现

以下一代网络(NGN)网络测试仪的研制为背景,在基于对H.264协议的深入理解基础上,通过软件方法将H.264协议数据从IP包、实时传送协议,实时传送控制协议(RTP/RTCP)消息中分离出来,然后对H.264协议的数据按帧进行解码处理,通过软件实现其数据合成,最后在NGN网络测试仪中成功建立基于H.264的视频合成模块.     

一个H.264解码芯片的串扰问题分析研究

信号完整性问题已经成为当前深亚微米工艺ASIC设计过程面，临的巨大挑战。本文以一个H．264解码芯片设计中的串扰分析过程为例，讨论了信号完整性分析过程中的主要问题及应对策略。文章首先介绍了串扰产生的原因，然后分析了串扰的几种情况及对电路的影响，接着对为如何防止串扰以达到快速时序收敛提出了几种策略，最后以一个H．264解码芯片的串扰分析及修复为例讨论了这些策略在实际芯片设计中的应用。     

宏块并行可复用的H.264帧内解码器的VLSI结构设计

设计通用的宏块并行的H.264帧内解码次序,避免了解码时的数据冲突,进而设计了存储器及计算单元可复用的帧内预测宏块并行解码单元,在解码速度提高的同时,尽量避免了资源的开销.通过对设计的并行解码器速度的测试及DC综合的结果,验证了设计的可复用的宏块并行帧内解码器的VLSI结构有效性,每个宏块解码平均速度到达了113cycles.     

H.264视频解码的软件优化

介绍了H.264视频解码原理,分析了基于Blackfin533的H.264解码的硬件平台和软件设计流程,重点讨论了C代码优化和汇编优化,最后对去方块滤波算法进行了具体优化,可缩短近10%的解码时间.     

MB86H55／56：全高清H.264 CODEC芯片

富士通微电子推出两款新型大规模集成电路（LSI）,可支持全高清视频（1920点×1080行）的H．264格式下的编、解码,这两款产品扩充了其在H．264 CODEC LSI产品的阵容。MB86H55芯片将率先推出,该芯片在低功耗方面具有行业领先水平,在进行全高清编码时,包含内置存储器的功耗总共为500mW。此外,即将推出的MB86H56芯片可支持处理全高清视频（簿秒60帧（逐行扫描））（60p）,可进一步提高图像画质。     

H.264硬件解码核的FPGA实现

针对H.264/AVC的视频解码问题进行了研究,给出了H.264解码核的硬件实现方案,对熵解码CAVLC查表方案进行了优化.详细介绍了句法预测模块、反量化、逆DCT以及帧内预测模块的具体实现结构;并引入流水线、并行处理和状态机处理方法来提高处理速度,实现了解码结构上的优化.该算法在EP2S60F672C5ES FPGA上获得验证,结果表明给出的H.264解码算法是正确的,且有节省硬件资源和较快解码速度的优点.     

H.264解码芯片的比较与研究

介绍了H.264解码芯片的发展状况,对比了现在主流的几种解码方案,总结出各种编码方案的优缺点,并根据解码芯片的发展状况,分析了TI公司的达芬奇DM644X系列DSP的结构,对该系列产品的开发特点作了简单的总结.     

一种基于H.264的立体视频数据嵌入方法

在分析H.264编码结构后,针对H.264立体图像处理提出了一种新的数据嵌入方法,实现立体视频的单路传输。这种方法高效、简洁,在实时性方面更有很大改进,不仅有效处理了双通道数据量的庞大问题,实现了保证高信噪比条件下达到高压缩比,而且使得接收端具有单路视频图像解码和立体视频图像解码的可选择性。     

富士通微电子推出全高清H．264CODEC芯片

富士通微电子（上海）有限公司今日宣布推出两款新型大规模集成电路,可支持全高清视频（1,920点×1,080行）的H．264格式下的编、解码,这两款产品扩充了其在H．264（^＊1）CODECLSI产品的阵容。其中一款具有超低功耗性能的芯片-MB86H55芯片将率先推出,该芯片在低功耗方面具有行业领先水平,在进行全高清编码时,包含内置存储器的功耗总共仅为500mw。     

H．264的信道适应性分析与仿真

H.264通过编码端的差错弹性工具,解码端的误码掩盖措施来增强对误码信道的适应性。分析了H.264为增强抗误码性能而采取的主要措施和H.264的校验模型JM对信道误码的处理方法,提出了一种H.264的信道适应性仿真方法,并使用国际上推荐的测试环境进行了仿真,仿真结果表明H.264能够很好地适应有线和无线误码信道。     

基于S3C6410的实时视频监控系统

介绍了基于ARM微处理器S3C6410的嵌入式视频服务器硬件、软件设计方案.该方案以嵌入式Linux作为操作系统,采用S3C6410自带的编码器MFC对采集到的数字视频进行H.264标准的压缩编码,生成H.264码流.码流经过S3C6410控制器外接的网络芯片DM9000输送到PC机.PC机使用DirectShow技术解码H.264码流,并实现实时视频播放.     

基于TMS320DM642的H.264解码器优化

通过分析H.264软件解码器的结构和复杂度,确定了解码器在优化过程中的重点和难点,并结合TMS320DM642DSP性能特点,详细讨论了在TMS320DM642DSP平台上H.264解码器所采用的优化方法。这些方法主要涉及提高程序代码的并行性和增强存储器访问的效率,重点是运动补偿、IDCT等关键模块的优化。通过实验结果表明,本解码器可以实现CIF格式视频流的实时解码。