NEC选用杰尔系统的网络处理器及流量管理芯片

<正> 杰尔系统宣布,NEC公司已经决定采用杰尔系统的网络处理器和流量管理芯片设计NEC高速度、高可靠性的多业务路由器设备。杰尔系统提供的这一芯片为PayloadPlus网络处理器,它将使NEC的CX4200宽带交换路由器具有易升级、高度可靠性和     

基于网络处理器的区分服务设计

网络处理器凭借其具有专用集成电路的高效分组转发特性以及通用处理器的灵活可编程性,成为推动下一代网络发展的核心技术。介绍了综合服务模型的包分类器和包调度器的特点,并在分析NP3网络处理器框架的基础上,采用基于多域的深度包处理设计和基于层次化的流调度设计,论述了利用NP3网络处理器实现了区分服务应用的设计。测试结果表明,该方案合理可行。     

基于网络处理器的IPv6路由器研究

网络处理器是下一代网络的关键技术，基于IXP2400的路由器设计正是这一技术的体现，首先介绍IXP2400处理器的性能结构和主要组成部分的功能，然后阐述了基于IXP2400网络处理器的IPv6路由器设计的方案，并着重描述了IPv6路由器数据平面的实现及系统资源分配策略。     

友讯网络新年新品迭出

新年伊始，友讯网络（D-Link）在国内推出了全面支持传统和新一代服务的DES-9000城域网核心交换式路由器和提供高性能线速路由及交换功能的DES-8000/8100城域网汇聚交换式路由器。这几款路由器支持各类标准的Internet路由交换协议，包括ATM、BGP-4、IS-IS、MPLS、OSPF和RIPv1/v2等，保证了与Internet和城域网核心路由器的互联互通。为了保证转发速度，DES-9000/8000/8100均采用基于ASCI（专用集成芯片）的分组处理器，每端口都可实现L2/L3/L4线速交换，可以同时提供极高的端口密度以及线速路由和交换功能，其中DES-9000的…     

基于网络处理器的IPv4/v6双栈路由器慢通道数据处理的设计与实现

文章主要是在深入研究IPV6协议规范和网络处理器基本原理的基础上,提出了一种基于IXP2400网络处理器的支持IPV4/V6双协议栈路由器慢通道数据处理的设计和实现方案。     

采用Intel网络处理器实现MPLS路由器

多协议标签交换(MPLS)作为下一代网络的核心技术，在越来越多的网络设备中获得了应用。网络处理器具有强大的线速分组处理能力和灵活的可编程性。重点介绍了采用Intel网络处理器实现MPLS路由器的软件结构，为使用网络处理器的研发人员提供了一个应用实例。     

从传统软件路由器向高性能线速路由器的跨越

介绍了因特网传统软件IP路由器的局限性和由此基础上发展而来的高性能线速路由器的概念和设计思路,以及20世纪末以来IT业界从传统路由器向线速路由器跨越所经历的各个阶段,并对当前流行的几种线速路由器的设计思路和各自代表产品的特点性能进行了分析比较,其中包括吉位交换路由器、吉位线速路由交换机以及太位交换路由器等。最后探讨了下一代线速路由器的发展趋势,即开发采用开放式和可编程结构的新一代包处理器。     

华为 Quidway NetEngine 80/40/20 第五代路由器

面对IP技术与业务不断发展及变化的要求，传统ASIC体系结构的核心路由器在业务升级能力及响应速度方面已经难以满足IP骨干网络发展的需要。第五代路由器采用网络处理器技术，通过升级软件增加新的处理功能，从而快速响应用户的业务需求，适应网络发展。华为QuidwayNetEngine８０核心路由器、QuidwayNetEngine４０通用交换路由器和QuidwayNetEngine２０通用交换路由器作为第五代路由器的代表，正是在这种网络背景下提出的，并着眼于解决核心IP网络存在的问题。第五代路由器的出现，满足了当前数据、语音、图像综合承载的需求，并大大…     

网络处理器并行性能模型及多线程停顿特性

对影响多处理器与多线程的网络处理器性能因素进行分析,提出了网络处理器并行性能模型NP3M,给出了影响其性能的主要原因,并对多线程并行数目与处理单元并行以及网络处理器整体系统性能之间的关系进行了研究与实际测试,对NP3M模型进行了验证,并给出了相关的结论。     

可重构路由器报文转发引擎设计与实现

网络处理功能的时空演化特性要求可重构路由器报文转发引擎除具有基本报文分组交换能力外,还应具有可重构能力。针对上述需求,构建了面向可重构路由器的报文转发引擎构件重构模型,并基于Pass-Through模式设计实现了可重构FPGA器件与网络处理器相结合的程序/电路构件运行环境。系统实现与应用测试结果表明,可重构路由器报文转发引擎在保证高吞吐率、低延迟的报文转发处理性能的同时,可有效支撑多样化业务构件灵活重构与映射。     

基于ATCA的交换单元设计

随着互联网规模以及通信容量迅速增加,作为网络核心节点的路由交换设备逐渐成为网络发展的瓶颈,而交换结构是限制其容量和性能的主要因素。简要介绍了几种交换结构的原理,分析了相关结构的优点和缺点,进而设计了基于ATCA规范的多平面Clos交换结构的交换单元。通过测试数据表明,这种交换结构能够达到线速80Gbps的交换能力,并具备一定的可扩展性。     

MPLS交换路由器的设计与实现

MPLS是目前Internet核心网上最看好的技术，基于Crossbar的高速交换技术的发展也很快，但是如何实现2种技术的有机结合以到达最优的性能却有一系列问题需要考虑。本文结合某MPLS路由器的设计项目，综合考虑了当前MPLS的标准以及有关交换结构的最新技术，对实现MPLS交换路由器进行了深入研究，并详细探讨了高速接口、排除和调度以及Crossbar等关键模块的设计和实现方案。     

太比特路由器交换网络中路由算法的研究

太比特路由器在未来宽带网络建设中将发挥越来越重要的作用.作为其核心部件,大容量高性能交换网络是实现太比特路由器的关键技术之一,而交换网络中路由算法设计的优劣将直接影响交换网络的性能.本文从状态信息、路由策略、死锁活锁避免、服务质量路由和容错路由等五方面对交换网络路由算法设计进行了分析总结,最后展望了未来发展趋势.     

A six-port 30-GB/s nonblocking router component usingpoint-to-point simultaneous bidirectional signaling for high-bandwidthinterconnects

This paper describes a high-speed six-port router component with a sustainable I/O bandwidth in excess of 30 GB/s. The device uses three distinct clock domains to connect low-speed processor and I/O nodes to a high-speed switch fabric capable of data rates of up to 6.4 Gb/s per wire on copper system interconnects. The router component is fabricated in 0.18-μm bulk CMOS technology. The 100-mm² device contains approximately 6.6 million transistors and consumes 21 W at a link transfer rate of 3.2 Gb/s and a supply voltage of 1.75 V. Integrated on a single component, the router core and the simultaneous bidirectional links form a building block useful in the realization of large high-bandwidth multiprocessor systems     

一种16位1 GS/s电流舵型DAC的设计

设计了一种基于UMC 0.18μm CMOS工艺的16位1GS/s的电流舵型D/A转换器。该DAC采用7+4+5分段结构,1.8V/3V双电源供电,满摆幅输出电流为20mA。采用四开关结构、限幅开关驱动电路、两个cascode管的单位电流源以及两层结构的逻辑译码器,实现了优异的性能。在1GHz采样率、101.07MHz输入信号下,无杂散动态范围(SFDR)达到78.06dB。     

Scalable multi-QoS IP+ATM switch router architecture

This article proposes a scalable multi-QoS IP+ATM switch router architecture. The proposed switch router is based on a core ATM switching system with multi-QoS capability. Forwarding engines and a routing engine are attached in front of the line cards of the ATM switching system. The FEs and RE are interconnected with each other via internal VCs. A novel longest matching algorithm is employed at the FE to achieve packet forwarding at wire-speed of OC-12c rate (622.08 Mb/s). Wire-speed unicast and multicast packet forwarding are performed using point-to-point and point-to-multipoint VCs in a unified way. Because FEs and RE are decoupled from the base ATM switching system, the full spectrum of ATM QoS capability is nicely applied for IP QoS control with a packet classification at the edge of the network. The core switching fabric is scalable from 40 to 160 Gb/s capacity (371 MPPS in terms of packet forwarding throughput). Feedback rate control is employed at each line card to eliminate congestion in the high-speed core switching fabric even with a small amount of buffer.     

计算机与路由器同步开关装置的设计与制作

为了节约电能,延长路由器使用寿命,设计一种办公室用计算机与路由器同步开关的装置,只要有一台计算机开机,就能自动打开路由器工作电源,最后一台计算机关机,又能自动关闭路由器电源。此设计利用计算机双绞线中四根备用线中的其中两根,引出计算机USB接口的5V电源控制继电器吸合,从而控制路由器开关,实现路由器与计算机工作同步。     

一种动态分配输入队列的片上虫孔路由器结构

为了降低片上网络（NoC）由于虫孔缓冲结构排头（HoL）阻塞导致的性能损失,同时消除虚通道缓冲结构对可变长度报文表现出的缓冲区低利用率现象,本文采用虚拟通道技术提出一种动态分配输入队列（DAIQ）的片上虫孔路由器结构.该结构采用一种令牌表的方式支持虚拟队列深度与数量的动态分配,同时为了支持同一报文微片能够连续调度,本文还提出一种新颖的开关分配机制——SRRM,该机制在高负载下进一步改善了开关的延迟与吞吐率.仿真与综合的结果表明,相比传统虚通道流控的片上路由器结构,DAIQ路由器以50%的缓冲面积获得类似的性能,在0.13微米CMOS工艺下节约了30.18%的标准单元面积与384%的功耗.     

高性能新型交换结构综述

 目前基于单级交换结构(single-stage switch)集中式调度的路由器已经不能满足Internet网络流量、网络规模和上层应用的快速发展.近年来,旨在提高路由器可扩展性、吞吐率、QoS能力的高性能交换技术,成为路由器技术研究中的一大热点.文章从体系结构、调度策略、QoS特性三个方面对高性能交换结构研究进展进行了综述,以可扩展性、实现复杂度、延迟和吞吐率保证、负载均衡及报文乱序为主要衡量指标分析比较了每一类交换结构调度算法的性能,最后提出下一步的研究课题和思路.     

IP switching and gigabit routers

To cope with the growth in the Internet and corporate IP networks, we require IP routers capable of much higher performance than is possible with existing architectures. This article examines two approaches to the design of a high-performance router, the gigabit router and the IP switch, and then provides some detail on the implementation of an IP switch and the protocols associated with IP switching