北斗导航载波锁相环和锁频环的混合应用

为满足北斗导航接收机的复杂动态条件下的使用,本文提出了一种锁频环和锁相环混合跟踪的载波跟踪方法,提高北斗导航接收机在高动态下的载波跟踪性能,通过对载波跟踪环的参数进行了研究。设计并实现了一种在DSP端进行环路控制,在FPGA端完成载波的剥离的载波环路跟踪方案,测试结果表明,该方案能实现高动态下载波信号的快速精确跟踪,具有良好的实时性和推广价值。     

基于锁频环与锁相环相结合的载波跟踪技术

针对锁频环与锁相环各自在载波跟踪方面的优点与不足,设计了一种基于Costas环的锁频环与锁相环相结合的载波跟踪环路.基于锁频环与锁相环各自锁定时残余频差与残余相差都接近于0的原因,提出了mc、mpe两个阈值,当阈值满足设定的条件时,载波跟踪环路自适应地选择相应的工作状态.仿真结果表明,在阈值达到设定的条件时环路能够正确地实现工作状态的转换,在多普勒频移为固定值以及阶跃函数时能进行准确的跟踪,达到了设计目的.     

基于锁频环+FFT+锁相环的载波跟踪方法

针对低信噪比条件下传统载波跟踪方法实现载波捕获转跟踪困难的问题,提出了一种基于锁频环+FFT+锁相环的载波跟踪方法。基于快速傅里叶变换(Fast Fourier Transform,FFT)分析,减小了锁频环转锁相环时剩余的载波频差,提高了载波捕获转跟踪的成功概率。阐明了提出的跟踪方法的工作原理,仿真结果表明,基于提出的方法可以使捕获转跟踪的成功概率达到100%。     

采用锁频环和锁相环联合捕获的载波跟踪

针对传统锁频环-锁相环跟踪算法中环路状态转换过渡中出现频率阶跃的问题,提出了一种采用锁频环和锁相环联合捕获的方式替代单一锁频环进行捕获的改进算法,同时对环路状态转换的门限进行了推导。仿真结果表明,改进的算法在转换过程中更加平稳,环路性能得到了优化。在信噪比为-10 dB且存在加加速度时跟踪环路在转换时没有出现频率阶跃,达到了设计目的。     

动态环境中频数字接收机载波同步研究

文中介绍了中频数字接收机的实现结构和关键的载波同步技术,针对动态环境下载波同步需要解决的捕获带宽,捕获速度与精度的矛盾,利用传统锁频（FLL）环路和锁相（PLL）环路的优点,设计了一种适合动态环境下中频数字接收机的FLL＋PLL联合工作的方案。最后结合计算机仿真分析结果,证明了该方案的可行性和优越性,为进一步的硬件实现提供了参考。     

一种级联结构的高阶全数字锁相环

本文给出了一种高阶全数字锁相环的级联结构形式,它通过结构简单的全数字一阶环的级联来实现高阶环路。它避免了通常的高阶锁相环中较复杂的数字滤波器,实现简单,易于集成。本文介绍了级联全数字二阶环的原理和实现,对其性能进行了理论分析和计算机仿真,最后给出一个应用实例。     

一种级联结构的高阶全数字锁相环

本文给出了一种高阶全数字锁相环的级联结构形式,它通过结构简单的全数字一阶环的级联来实现高阶环路。它避免了通常的高阶锁相环中较复杂的数字滤波器,实现简单,易于集成,本文介绍了级联全数字二阶环的原理和实现,对其性能进行了理论分析和计算机仿真,最后给出一个应用实例。     

一种用于高速流水线ADC的数字延迟锁相环电路

给出了一种应用于高速流水线A/D转换器的数字延迟锁相环电路.该电路的锁定过程采用顺序查找算法,设计了锁定检测窗口,用来判断延迟后的输出时钟信号是否满足锁定条件,根据检测结果即时调整延时大小,能有效避免误锁现象,准确完成延迟锁相功能.该数字延迟锁相环采用SMIC 0.18 μm 1.8 VCMOS工艺实现,频率范围为40～250 MHz.在输入最大频率下,仿真的锁定时间约为690 ns,抖动约为1.5 ps.     

一种基于OFDM信号波形的延迟锁相环算法

根据对OFDM信号特性的分析，本文直接从接收信号中提取相关序列，构造了一种延迟锁相环算法，该算法将每个OFDM符号作为一个整体进行考虑，是一种基于波形的定时跟踪环算法，同时算法与调制信息、收发载波偏差无关，克服了载波偏差引起的ICI的影响，实验结果表明该算法可以工作在较低的信噪比下。     

一种用于SDH 2Mbit/s支路输出口的全数字锁相环

在本文中我们提出了一种具有极低通带宽度的二阶全数字锁相环，并采用了一些非线性的改进措施，使其具有一个相对较宽的牵出范围，从而可以用来恢复Ｅ１支路信号的时钟。经硬件实验证实，完全可以满足ＩＴＵ－Ｔ对抖动抑制特性的要求。由于数字集成电路技术成熟，集成度远远高于模拟集成电路，因而采用全数字锁相环对系统的集成有明显的益处。     

用于频率综合器的延迟锁相环的设计

设计了一种宽频率锁定范围、倍频数可编程的延迟锁相环。它引入了条件振荡控制电路,使该电路在保持DLL一阶系统和低抖动性能优势的基础上吸收了PLL倍频数可编程的优点;同时,该电路结合了设置延迟初始值和采用新型鉴相器两种宽频技术,具有宽频率工作范围。该延迟锁相环用SMIC 0.18μm 1.8 V CMOS工艺实现,锁定范围为1.56~100 MHz,可供选择的倍频数为1~16,输出频率范围从20 MHz到100 MHz。在输入最小频率、最大倍频数下,仿真的功耗约为9 mW,抖动约为92 ps。     

A DLL clock generator for a high speed A/D-converter with 1 ps jitter and skew calibrator with 1 ps precision in 0.35 μm CMOS

This paper presents a clock generator circuit for a high-speed analog-to-digital converter (ADC). A time-interleaved ADC requires accurate clocking for the converter fingers. The target ADC has 12 interleaved fingers each running at a speed of 166 MS/s, which corresponds to an equivalent sampling frequency of 2 GS/s. A delay-locked loop (DLL) based clock generator has been proposed to provide multiple clock signals for the converter. The DLL clock generator has been implemented with a 0.35 μm SiGe BiCMOS process (only MOS-transistor were used in DLL) by Austria Micro Systems and it occupies a 0.6 mm² silicon area. The measured jitter of the DLL is around 1 ps and the delay between phases can be adjusted using 1 ps precision.     

基于采样点选择和矢量旋转的多载波CDMA定时跟踪方案

针对多载波CDMA系统的特点,该文提出一种基于采样点选择和矢量旋转的全数字定时跟踪方案。该方案充分利用准时路复相关矢量信息,通过矢量旋转得到非相干定时误差检测量,进行定时跟踪调整。理论分析和数值结果表明,该方案较传统的延迟锁定跟踪方案明显降低了实现复杂度,而且性能有所提高。     

一种具有相位噪声跟踪补偿的全数字锁相环频率合成器

为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性,本文提出了一种新的基于全数字锁相环的频率合成器。它采用了一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器,从而显著降低了硬件复杂性。同时结构中采用的非线性相位和频率判决电路能够很好地实现噪声跟踪和快速的相位/频率捕获,数控振荡器能够获得高的频率分辨率(大约6kHz)和大的线性频率调谐范围。通过采用90nm CMOS工艺制造的ADPLL实验结果表明,本文所提出的基于全数字锁相环的频率合成器能够实现从100kHz到6MHz的可控环路带宽和相当好的带内相位噪声跟踪性能。     

正弦信号高分辨频率估计的特征分解方法研究

本文研究了自相关矩阵、协方差矩阵和修正协方差矩阵的正弦信号高分辨频率估计的特征分解法。文章首先研究了这三种相关矩阵的特征分解结构及高分辨特征分解法的原理；接着给出了几种典型的高分辨特征分解法；最后通过大量计算机仿真实验研究了基于这三种相关矩阵的各特征分解法的均方误差特性和分辨概率特性。结果表明，各方法的统计性能不尽相同，各有优势，是实现高分辨参数估计的一类很有希望的方法。     

基于相位噪声的锁相环IP核选择判据

文章针对给定相位噪声为高斯分布和多高斯分布的情况，从相位噪声角度提出了选择锁相环IP（Intellectual Property)核的判据，理论计算结果通过了相位噪声软件仿真环境的验证，为深亚微米芯片设计理论的提升和完善做了有益的尝试。     

一种用于DS-CDMA基站的全数字非相干延迟锁相环

本文根据直接序列扩频码分多址(DS-CDMA)系统上行链路伪随机码跟踪的特点,给出并分析一种全数字非相干延迟锁相环 (DLL),该DLL采用了二元鉴相和数字序贯滤波的实现结构。文中推导了多用户环境下环路的数学模型及鉴相误差统计特性,给出了跟踪性能的计算机仿真结果。研究结果表明,本文给出的DLL能以小的复杂度实现良好的跟踪性能,具有较高的应用价值。