高k HfO2栅介质淀积后退火工艺研究

研究了淀积后退火(PDA)工艺(包括退火环境和退火温度)对高介电常数(k)HfO2栅介质MOS电容(MOSCAP)电学特性的影响.通过对比O2和N2环境中,不同退火温度下的HfO2栅介质MOSCAP的C-V曲线发现,高kHfO2栅介质在N2环境中退火时具有更大的工艺窗口.通过对HfO2栅介质MOSCAP的等效氧化层厚度(dEOT)、平带电压(Vfb)和栅极泄漏电流(Ig)等参数进一步分析发现,与O2环境相比,高kHfO2栅介质在N2环境中PDA处理时dEOT和Ig更小、Vfb相差不大,更适合纳米器件的进一步微缩.HfO2栅介质PDA处理的最佳工艺条件是在N2环境中600℃下进行.该优化条件下高kHfO2栅介质MOSCAP的dEOT=0.75 nm,Vnb=0.37 V,Ig=0.27 A/cm2,满足14或16 nm技术节点对HfO2栅介质的要求.     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

先进的Hf基高k栅介质研究进展

随着CMOS器件特征尺寸的不断缩小,SiO2作为栅介质材料已不能满足集成电路技术高速发展的需求,利用高k栅介质取代SiO2栅介质成为微电子技术发展的必然.但是,被认为最有希望替代SiO2的HfO2由于结晶温度低等缺点,很难集成于现有的CMOS工艺中,新型Hf基高k栅介质的研究成为当务之急.据报道,在HfO2中引入N、Si、Al和Ta可大大改善其热力学稳定性,由此形成的高k栅介质具有优良的电学特性,基本上满足器件的要求.本文综述了这类先进的Hf基高k栅介质材料的最新研究进展.     

基于HfO2栅介质的Ga2O3 MOSFET器件研制

采用金属有机化学气相沉积(MOCVD)方法在(010) Fe掺杂半绝缘Ga2O3同质衬底上外延得到n型β-Ga2O3薄膜材料,材料结构包括400 nm的非故意掺杂Ga2O3缓冲层和40 nm的Si掺杂Ga2O3沟道层.基于掺杂浓度为2.0×1018 cm-3的n型β-Ga2O3薄膜材料,采用原子层沉积的25 nm的HfO2作为栅下绝缘介质层,研制出Ga2O3金属氧化物半导体场效应晶体管(MOSFET).器件展示出良好的电学特性,在栅偏压为8V时,漏源饱和电流密度达到42 mA/mm,器件的峰值跨导约为3.8 mS/mm,漏源电流开关比达到108.此外,器件的三端关态击穿电压为113 V.采用场板结构并结合n型Ga2O3沟道层结构优化设计能进一步提升器件饱和电流和击穿电压等电学特性.     

日盲探测器高Al组分n-Al_(0.6)Ga_(0.4)N欧姆接触(英文)

研究了应用于日盲探测器的高Al组分Si掺杂n型Al0.6Ga0.4N与两层金属层Ti（20nm）/Al（100nm）之间的欧姆接触.在制作金属电极前用煮沸王水对样片进行表面预处理,金属制作后再在N2氛围中做快速热退火处理.使用高精度XRD测试样品表面特性,并对不同温度下的情况进行比较.样品的比接触电阻率是用环形传输线模型通过I-V测试得到.670℃下90s退火得到最优ρc为3.42×10-4Ω·cm^2.将该处理方法应用到实际的背照式AlGaN p-i-n日盲探测器中,探测器的光谱响应度和反向特性等参数得到很大的优化.     

重掺杂p型SiC晶片Ni/Al欧姆接触特性

系统研究了Al和Ni/Al两种金属体系在重掺杂p型SiC晶片上的欧姆接触特性和电学性质。利用X射线衍射、扫描电子显微镜和综合物性测量系统对这两种电极表面的微观结构和样品的电学性质进行了表征。结果表明：在真空环境下经过800℃退火后Al电极可呈现出欧姆接触行为,其比接触电阻率为1.98×10^-3Ω·cm²,退火处理后Al电极与SiC在接触界面形成化合物Al₄C₃,有助于提高接触界面稳定性。在Ni/Al复合体系中,当Ni金属层厚度为50 nm时,其比接触电阻率显著降低至4.013×10^-4Ω·cm²。退火后Ni与SiC在接触界面生成的Ni₂Si有利于欧姆接触的形成和降低比接触电阻率。研究结果可为开发液相法生长的p型SiC晶片电子器件提供参考。     

利用CsN3n型掺杂电子传输层改善OLED器件性能的研究

为了能够有效地提高电子的注入和传输能力,改善有机电致发光器件的性能,本文利用CsN₃作为n型掺杂剂,对有机电子传输材料Bphen进行n型电学掺杂,制备了结构为ITO/MoO₃（2 nm）/NPB（50 nm）/Alq₃（30 nm）/Bphen（15 nm）/Bphen：CsN₃（15 nm,x%,x=10,15,20）/Al（100 nm）的器件。实验结果表明,CsN₃是一种有效的n型掺杂剂,以掺杂层Bphen：CsN₃ 作为电子传输层,可以有效地降低电子的注入势垒,改善器件的电子注入和传输能力,从而降低器件的开启电压,同时提高了器件的亮度和发光效率。在掺杂浓度为10%时器件的性能最优,开启电压仅为2.3 V,在7.2 V的驱动电压下,达到最大亮度29 060 cd/m²,是非掺杂器件的2.5倍以上。当驱动电压为6.6 V时,达到最大电流效率3.27 cd/A。而当掺杂浓度进一步提高时,由于Cs扩散严重,发光区形成淬灭中心,造成器件的效率下降。     

湿N2退火HfTiO和HfO2栅介质 Ge MOS电特性研究

采用反应磁控溅射方法在Ge衬底上分别制备了HfTiO和HfO2高κ栅介质薄膜,并研究了湿N2和干N2退火对介质性能的影响。由于GeOx在水气氛中的水解特性,湿N2退火能分解淀积过程中生长的锗氧化物,降低界面态和氧化物电荷密度,有效提高栅介质质量。测量结果表明,湿N2退火Al/HfTiO/n-GeMOS和Al/HfO2/n-GeMOS电容的栅介质等效厚度分别为3.2nm和3.7nm,-1V栅偏压下的栅极漏电流分别为1.08×10-5A/cm2和7.79×10-6A/cm2。实验结果还表明,HfTiO样品由于Ti元素的引入提高了介电性能,但是Ti的扩散也使得界面态密度升高。     

Ge/SiGe异质结构肖特基源漏MOSFET

制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。