共查询到15条相似文献,搜索用时 46 毫秒
1.
提出了一种新型的适用于DC-DC变换器的混合式数字脉宽调制器.该脉宽调制器基于混合环路振荡器/计数器的结构.与已有的延迟线/计数器结构相比,由于该数字脉宽调制器采用了温度/工艺补偿技术和一种新型的数字控制器,使其不仅可为DC-DC变换器提供一个不随温度/工艺角变化的时钟,而且可以工作在更高的时钟频率,适用于高频应用场合.后仿结果表明该混合式数字脉宽调制器工作的时钟频率町达到156.9MISIz,并且在0~100℃的温度范围内及所有工艺角下的最大偏移只有±9.4%. 相似文献
2.
提出了一种新型的适用于DC-DC变换器的混合式数字脉宽调制器.该脉宽调制器基于混合环路振荡器/计数器的结构.与已有的延迟线/计数器结构相比,由于该数字脉宽调制器采用了温度/工艺补偿技术和一种新型的数字控制器,使其不仅可为DC-DC变换器提供一个不随温度/工艺角变化的时钟,而且可以工作在更高的时钟频率,适用于高频应用场合.后仿结果表明该混合式数字脉宽调制器工作的时钟频率町达到156.9MISIz,并且在0~100℃的温度范围内及所有工艺角下的最大偏移只有±9.4%. 相似文献
3.
4.
分析了多相DC-DC变换器的均流环路小信号动态特性以及极限环振荡条件,提出一种基于平均电流的数字均流技术,并据此实现了一种多相DC-DC数字控制器。采用基于同步设计的均流控制电路和数字脉宽调制器实现电流均衡和相位交错。该多相DC-DC数字控制器芯片基于0.18μm CMOS工艺设计。仿真结果表明,在10~20 A阶跃负载电流下,输出过冲/下冲电压在20 mV以内,开关频率在0.5 MHz~2 MHz范围内可调整,均流误差从20.8%减小到5%以下。 相似文献
5.
6.
7.
文章设计了一种用于单片集成DC-DC变换器的高性能带隙基准电压电路。当温度从-40℃~125℃变化时,温度系数为23ppm/k,其电源抑制比(PSRR)为54dB。当输入电压在2.5V~6V变化时,基准电压的变化范围为±0.055mV。 相似文献
8.
在分析了传统的应用于大负载电流降压式DC-DC变换器电流采样电路主要缺点的基础上,提出一种新的应用于降压式DC-DC变换器的电流采样电路。该方法通过一个电阻电容网络来消除电感寄生电阻的影响,并利用开关电容积分器来实现降压式DC-DC变换器的电流采样,在Chartered 0.35μm CMOS工艺下实现该电路并流片验证。最终的测试结果显示,提出的电流采样电路实现了对降压式DC-DC变换器精确的电流采样。 相似文献
9.
10.
直流低电压输入、大功率输出、小型化电源在面阵、固态功放等场合有广泛应用。针对这一需求,对一个基于LLC谐振的1MHz、600W直流变换器电路进行设计分析,并利用Saber对理论设计进行了仿真验证,谐振电容为0.33μF,谐振电感为77nH,有效减小了谐振元件尺寸。仿真结果表明该结构可以有效实现软开关效果,转换效率高达97%。 相似文献
11.
一种新颖的BUCK型DC-DC芯片的抗振铃电路 总被引:4,自引:0,他引:4
典型的集成Buck型DC-DC变换器,其电感只有一端接入芯片,无法在芯片内部采用Boost型DC-DC在电感两端直接并联电阻的方法进行振铃的快速衰减.文中设计了一种新颖的适用于Buck型DC-DC的抗振铃电路,在芯片内部采用一个线性时变电阻网络将电感的一端与芯片的电源(或地)之间进行连接.进行振铃衰减时,起初电阻较小,振铃衰减很快,但直流电流较大;随着振铃的减弱,逐渐增大电阻以减小直流电流,当振铃结束且直流电流很小时完全断开电阻.这样既达到抗振铃的目的,又不会引起持续的直流放电.采用此电路的一款DC-DC已在韩国Hynix公司的0.5 μ m CMOS工艺线投片,测试结果证明抗振铃效果良好. 相似文献
12.
同步整流降压型DC-DC过零检测电路的设计 总被引:1,自引:0,他引:1
同步整流降压型DC-DC工作在不连续电感电流模式(DCM)下会出现的电感电流倒灌现象,这种情况会使得整个系统处于一种超过放状态,从而使系统的效率大幅度地下降。针对这一问题,设计实现了一款电感电流过零检测电路。该电路利用失调电阻抵消同步管关断延迟,达到了快速关断同步管的目的,有效地降低了电流倒灌。且该电路正常工作时的静态电流为5μA,其面积仅有0.005 mm2。采用此电路的一款同步BUCK型DC-DC已在韩国Hynix公司的0.5μm CMOS工艺线投片,测试结果证明过零检测电路效果良好。 相似文献
13.
The purpose of this paper is to present a novel trajectory prediction method for proximate time-optimal digital control DC-DC converters. The control method provides pre-estimations of the duty ratio in the next several switching cycles, so as to compensate the computational time delay of the control loop and increase the control loop bandwidth, thereby improving the response speed. The experiment results show that the fastest transient response time of the digital DC-DC with the proposed prediction is about 8/μs when the load current changes from 0.6 to 0.1A. 相似文献
14.
Some research efforts to improve the efficiency and noise performance of buck DC-DC converters are explored.A carefully designed power MOSFET driver,including a dead time controller,discontinuous current mode(DCM) controller and gate width controller,is proposed to improve efficiency.Instead of PWM modulation, sigma-delta modulation is introduced into the feedback loop of the converter to move out the clock-referred harmonic spike.The proposed converter has been designed and fabricated by a 0.35μm CMOS process.Measured results show that the peak efficiency of the converter can reach 93%and sigma-delta modulation suppresses the harmonic spike by 30 dB over PWM modulation. 相似文献
15.
A high switching frequency voltage-mode buck converter with fast voltage-tracking speed and wide output voltage range has been proposed. A novel error amplifier (EA) is presented to achieve a high DC gain and get high phase margin, including a resistor and capacitor net, a unit gain block and a high gain block. The investigated converter has been fabricated with GF 0.35 μm CMOS process and can operate at 6 MHz with the output voltage range from 0.6 to 3.4 V. The experimental results show that the voltage-tracking speed can achieve 8.8 μs/V for up-tracking and 6 μs/V for down-tracking. Besides, the recovery time is less than 8 μs while the load current suddenly changes 400 mA. 相似文献