基于小波变换的QRS波检测算法

针对基于小渡变换的心电信号QRS波的检测算法的计算量较大,硬件不易实现的问题,提出一种FPGA的实现方案.首先分析了利用小波变换检测QRS波群的算法,给出硬件实现方案,该算法由小波变换模块和检测模块两个模块实现.然后选取高端FPGA作为硬件处理平台,给出小波变换模块及波形检测模块具体实现结构.最后在Quartus Ⅱ下进行编译和仿真,完成心电信号检测算法的硬件实现.从综合后的资源占有率上可以看出系统充分利用了FPGA内部丰富的资源,从仿真的结果看出在FPGA系统上准确的检测出了QRS波.     

DVB-T数字电视转发器回波抵消硬件方案设计

基于DVB-T标准提出一种利用FPGA+DSP实现数字电视转发器中回波抵消的硬件实现方案.将抵消过程分为3步:首先,运用无线算法通过发射CAZAC码估计出回波信号的延迟信息和幅度信息;然后FPGA系统获得了回波信道的参数并生成逼近回波信号的抵消信号,这里DSP系统运用自适应LMS算法保证对消信号逼近回波信号;最后,将接收信号与对消信号相减完成对消.FPGA可基于MCU远程在线配置更新,自动增益控制模块使得系统具有较大的输入动态范围,DSP FPGA的平台为以后的应用带来了很大空间.最后计算机仿真结果表明,该方法具有良好的回波消除性能,并且使得工程指标容易实现.     

数字化伏尔导航接收机的设计

介绍了民用航空飞行中伏尔导航系统（VOR）,在精密进近和着陆中的应用及其性能的比较。针对伏尔导航接收机的不同模式进行结构与性能上的分析,采用当前流行的FPGA等先进数字信号处理技术,提出了不同模式下接收机的硬件实现方案,伏尔导航系统的基本工作原理和相应的方案论证,以及处理过程中一系列适合FPGA实现的新算法、新思路。包括调频、调幅信号的调制解调技术,30Hz可变相与基准相的相位比较技术,数据后处理技术,以及IIR滤波器的性能分析及其FPGA的巧妙实现。     

基于FPGA的QPSK信号解调技术研究

介绍了一种用数字锁相环对QPSK信号解调的方法,并将该算法在FPGA硬件中实现,给出了硬件实现FPGA的解调效果及解调的性能指标。通过解调算法和原理上的分析对QPSK信号解调全过程进行了详细说明。     

基于CORDIC算法2FSK调制器的FPGA设计

频移键控（FSK）是用不同频率的载波来传递数字信号,并用数字基带信号控制载波信号的频率。提出一种基于流水线CORDIC算法的2FSK调制器的FPGA实现方案,可有效地节省FPGA的硬件资源,提高运算速度。最后,给出该方案的硬件测试结果,验证了设计的正确性。     

DVB通用加扰算法研究与硬件实现

介绍DVB数字视频广播条件接收系统中的CSA通用加扰算法,分析了CSA算法结构及块加密和流加密的流程,提出了该算法的硬件实现方案,并简化了块加密中的子密钥生成,最后在FPGA上实现该方案,通过仿真和实际码流加扰测试,验证了该硬件实现方案的正确性.     

一种面向短时突发信号的高精度同步方案设计

针对短时突发通信存在捕获时间长、算法复杂度高、资源开销大等问题,文中设计了一种高精度同步方案。该方案自定义收发双方帧结构,采用独特码差分匹配算法实现信号检测和帧同步,并采用基于导频累积量的前向估计算法实现频偏估计和校正。为兼顾频偏估计精度和算法复杂度,对独特码采用滑动相关算法实现初始相位捕获,使系统结构紧凑,更加适合FPGA硬件实现。理论分析和软件仿真表明,该方案在低信噪比和高动态范围条件下具有较好的接收性能,频率估计精度能够达到符号速率的万分之一。文中同时进行了硬件协同仿真与验证,并给出了相应的仿真波形。     

一种跳频MSK信号检测算法及FPGA实现

跳频最小移频键控(MSK)信号在军事通信中有着重要应用,针对通信侦察接收的需要,首先对跳频MSK信号的特征进行了分析,提出了在宽带接收条件下截获并识别跳频MSK信号的一种算法。采用软件无线电技术,提出一种便于数字化实现的方案,算法的主要部分采用现场可编程门阵列(FPGA)实现,具有快速实时、模块化的特点,对关键部分的具体实现进行了分析,并通过硬件测试验证了该方案的正确性和可行性。     

基于软件无线电的罗盘激励器系统设计

为了对某型无线电罗盘系统的性能进行调试与维护,提出了一种基于软件无线电思想的罗盘激励器的设计方案。对罗盘信号的结构和特点进行了分析,并重点对罗盘激励器的硬件和软件设计进行了介绍。系统硬件采用FPGA+DSP的方案,能够实现高速的运算和处理。软件部分则以DDS技术为核心,并通过调用FPGA的各种IP Core实现对罗盘信号的模拟输出。经过测试,采用该方案的罗盘激励器系统工作稳定,输出精度高,达到了各项指标的要求。     

基于新型组合算法的语音降噪系统

在研究VSLMS和子空间降噪原理的基础上,分析了两种算法的优缺点,提出了一种组合降噪算法,并进行了硬件实现。组合降噪算法试图寻找一个语音信号的分解点,利用子空间算法分离出带噪信号,作为自适应算法的输入,最后由VSLMS算法对带噪信号进行增强处理。硬件实现在该组合降噪算法的基础上,利用SOPC技术在FPGA芯片中搭建嵌入式语音降噪系统。实验结果表明,该方法能够优于传统降噪算法,使用硬件结构加快了算法的收敛速度。     

基于流水线CORDIC算法的数字下变频实现

数字下变频的FPGA实现通常都是基于查表的方法，为了达到高精度要求，常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案，可有效地节省FPGA的硬件资源，提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。     

基于FFT—IFFT的高速卫星成形滤波器设计及其FPGA实现

根据高速卫星TCM 8PSK调制解调的要求,针对数字化基带成形滤波的信号处理特点和FPGA内部结构,本文提出一种基于FFT-IFFT的高速卫星成形滤波器设计方法及FPGA算法。FPGA中有FFT的ipcore资源,直接引用FPGA中的ipcore资源能简化编程,易于快速实现。在X IL INX公司100万门的芯片V IRTEX 2-1000上实现此方案,MODELSIM的时序仿真结果表明可支持高达400M b it/s的输入数据,满足卫星通信高速成形的要求。本文结尾针对未来更高速率的成形滤波器给出了一种通用硬件实现方法。     

基于NIOSⅡ的红外弱小目标检测算法实现

介绍了基于可编程片上系统SOPC技术的图像处理系统的软硬件设计,系统采用FPGA作为视频信号采集控制模块,利用FPGA内建NIOSⅡ软核微控制器作为图像处理单元。针对天空背景下红外弱小目标,提出了一种基于形态学和仿生学相结合的图像预处理算法,该算法在基于数学形态学滤波的基础上利用人眼固视微动辨别信息的原理对图像进行背景抑制和目标增强;采用自适应阈值分割法确定目标。硬件实验结果表明系统实时性好,图像处理效果良好,目标检测率高,验证了预处理算法的有效性和实时性。     

基于FPGA的高性能MFCC特征参数提取

为了实现高速语音特征参数的提取,在分析了美尔频率倒谱特征参数提取算法的基础上,提出了算法的硬件设计方案,介绍了各模块的设计原理.该方案增加了语音激活检测功能,可对语音信号中的噪音帧进行检测,提高了特征参数的可靠性.最后将设计实现于Stratix Ⅱ系列FPGA上,仿真结果表明设计可以实现高速,高精度的MFCC特征参数提取.     

基于CORDIC算法的QAM调制器的FPGA实现

正交振幅调制技术(QAM)作为一种频带利用率较高、误码率相对较低的调制方式,被定义为很多数字通信系统的数字传输标准.QAM调制的载波信号一般采用查找表的方法,为了达到高精度的要求,需要耗费大量的ROM资源,文中提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度,同时可以实现多制式的QAM调制.最后给出了该设计方案的仿真结果,仿真结果表明,QAM调制器能产生四种调制方式的QAM信号,性能良好,迭到设计的要求.     

一种应用于OFDM系统中的符号精确定时算法的FPGA实现

OFDM技术是下一代移动通信的主流技术,在信息量大,功率受限的多媒体传感网的OFDM系统中,以突发模式传输数据,要求快速精确地完成定时同步。这里分析了一种应用于OFDM系统中基于长训练序列与本地序列互相关的精同步算法原理,同时给出了算法的FPGA设计方案,并在ISE中和FPGA测试板上进行验证。在实现的过程中,对传统实现方法进行了改进,对本地序列的位数进行截取符号位处理,并且对判决函数进行了近似处理。实现结果表明,该方法在不降低性能的前提下优化了系统资源损耗和运算速度,具有较好的工程实践价值。     

基于FPGA的图像超分辨率算法的实现

为了能够在硬件上实现高质量、高效果的视频图像超分辨率,本文提出了一种基于FPGA的自相似性超分辨率算法的实现。首先介绍了基于自相似性的超分辨率算法的基本原理和算法流程,接着提出了视频超分辨率引擎硬件设计的系统结构,并详细叙述了超分辨率引擎系统的各个模块的设计及实现,分析了系统的速度、带宽及资源。最终,在Xilinx K7 FPGA上实现了该视频超分辨率引擎。结果表明,本设计可以实时处理1080p@25Hz视频放大为4K@25Hz视频并在图像质量上取得明显的效果。     

基于自适应像素分割算法的FPGA设计与实现

为了解决运动目标前景检测的精度问题,提出了一种基于FPGA实现的自适应像素分割系统。该系统通过构建新的背景模型和前景分割检测技术优化检测结果,并对传统的自适应像素分割算法进行了调整和修改,以便在FPGA平台上进行硬件实现。在Xilinx virtex7 FPGA芯片上已完成了硬件测试。试验测试结果显示相比其他算法,本文提出设计的各项性能指标均表现良好,检测精度达到71.4%,平均功耗为6.452 W。能够实现以50 frame/s,实时处理分辨率为720×576的视频流。     

基于FPGA的计算全息算法实现与优化

为了提高计算全息的计算速度,提出了一种基于菲涅尔计算全息算法和FPGA硬件描述语言的计算全息图的快速算法——"循环迭代算法"。先简要介绍计算全息的基本算法,重点介绍采用并行处理方式的速度优化方案。最后在不影响计算全息处理速度的前提下,提出计算全息设计VHDL优化编程方案。实验结果表明用FPGA技术实现分辨率为50×50的全息图是传统MATLAB实现的165倍。