遥测PCM数据收发接口模块设计

为了实现无线遥测PCM数据的备份,设计了基于FPGA的PCM数据收发接口模块。该模块包括RS-422命令下发接口、PCM码接收接口、LVDS数据回收接口和与存储器数据交换接口。配合单元测试设备和存储器,通过上位机软件对回收数据进行解包分析,用以检验接收到的PCM码的误码与丢帧,判断设备的工作情况。该模块采用独立帧结构,PCM数据完全由后续上位机处理,因而具有极强的通用性。经过反复测试验证了数据收发接口模块工作的可靠性与设计的合理性。     

PCM编码的FPGA中继器设计

PCM是一种现代较为简单且理论完善的通信编码,是把连续的激励信号变换成时问与幅度上的离散,再转换为代码进行传输.其数字信号在远距离传输经过多个中继而噪声不累积,确保通信系统的高效性、高可靠性及高保密性[1].由于以上优点,本文利用现在主流的FPGA,设计基于PCM编码的数字通信中继器.     

基于FPGA的全新数字化PCM中频解调器设计

为了对中频PCM信号进行直接解调,提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中,采用大规模的FPGA芯片对位帧同步器进行了融合,便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。     

PCM数据分析仪频测电路的设计

介绍了最新研制的ＰＣＭ数据分析仪频测电路的设计，给出了详细的硬件和软件设计清单。     

基于FPGA的多路数字信号复接系统设计与实现

数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。     

基于FPGA的通用PCM接收解码电路的设计

为了准确接收提取某遥测系统的PCM数据,设计了基于FPGA的通用PCM接收解码电路,该电路通过基于锁相环的位同步器实现不同码率的PCM数据流接收,通过三态搜索理论的帧同步器可判别不同帧结构数据,码型转换模块识别并转换NRZ-L/M/S、BiФ-L/M/S 6种码型,最后电路将解调出的数据通过USB接口传送至计算机进行存储、显示和处理。该电路可识别码型不同、码速率不同以及帧同步码组不同的PCM数据流,兼有单端和差分输入接口,在遥测领域具有很强的通用性。     

基于FPGA的图像采集模块的设计

针对传统的PCI图像采集卡的弊端,采用OV7620和Cyclone系列FPGA设计了适用于便携式嵌入式系统的图像采集模块.该模块采用"乒乓模式"设计思想,具有8 Mbit的高速缓存空间,并利用嵌入式逻辑分析仪对原始图像数据的采集和缓存.系统实现图像原始数据的采集和缓存,保证图像数据的连续和完整性,该系统外部接口电路简单,便于使用和移植,具有体积小、功耗低、速度快等优点,可应用于便携式设备的图像采集.     

基于FPGA的图像采集模块的设计

针对传统的PCI图像采集卡的弊端,采用OV7620和Cyclone系列FPGA设计了适用于便携式嵌入式系统的图像采集模块。该模块采用“乒乓模式”设计思想,具有8Mbit的高速缓存空间,并利用嵌入式逻辑分析仪对原始图像数据的采集和缓存。系统实现图像原始数据的采集和缓存,保证图像数据的连续和完整性,该系统外部接口电路简单,便于使用和移植,具有体积小、功耗低、速度快等优点,可应用于便携式设备的图像采集。     

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

基于FPGA的中频信号采集系统的设计

为了方便实现试飞试验过程中的试验和分析,利用大多机载设备都设计预留的模拟中频监测输出口,根据软件无线电的设计思想,设计实现了基于FPGA的机载设备中频信号采集系统.系统以FPGA器件Cyclone Ⅱ EP2C35F672I8作为核心处理芯片,利用单片FPGA实现了高速数据流的数据缓存、高速数据存储以及CPCI总线数据...     

基于FPGA的数据采集控制模块设计

设计以FPGA为基础的数据采集控制模块,克服传统的以单片机或DSP作为控制器带来的采集速度和效率上的瓶颈,同时显示部分创新性地采用了VGA标准接口,大大提高了显示系统的兼容性。设计的控制模块主要由四个部分组成：数据采集部分、数据缓存部分、按键控制部分和图形显示部分。在设计过程中,用VHDL语言来编写程序,利用Max＋PlusⅡ软件对各模块进行仿真。从仿真结果可以看出,该模块能够实现数据的实时采集和采集结果的便捷显示,达到了作为数据采集主控模块对外围电路的良好控制。     

并行扰码模块的FPGA设计

介绍了一种根据串行扰码算法推导出并行扰码算法的方法．并采用FPAG实现了8b并行扰码器。     

基于FPGA的异步收发器模块设计

本文介绍了基于FPGA的异步收发器模块的一种设计方案,在该方案中通过设计完备的状态机来实现异步数据的发送和接收.该设计方案已应用在VXI总线误码仪模块的设计中,各项技术指标满足VXI总线误码仪模块指标要求.     

基于FPGA的UART模块的设计

为了实现计算机与基于FPGA图像处理系统的数据通信,这里用FPGA设计了一款简易通用异步收发器(UART)模块.UART的主要功能是实现数据处理模块与RS 232串行数据接口之间的数据转换,即将送过来的并行数据转换为输出的串行数据流,由数据处理模块传送给计算机,还可以将串行数据转换为并行数据,供数据处理模块使用.为了简化电路设计,减少电路面积,这里省略了UART系统中的奇偶检验模块.     

基于FPGA的数据采集系统设计

设计了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Max＋PlusⅡ中实现软件设计和完成仿真.本文给出了一些模块的仿真图形.整个采集系统可实现24路最大工作频率为100 kHz的现场模拟信号采集和4路频率信号采集,且该系统也采集8路系统内部通道信号以达到自校验功能.     

噪声数据压缩器检测平台的PCM解码实现

为了提高数据的精度,便于收发端进行数据加工和处理、适应数字技术和大规模集成技术的飞速发展,研究了脉冲编码调制方式PCM（Pulse Code Modulation）。主要对噪声数据压缩器实时下传的PCM码进行解码,通过上位机读出数据进行测试,完成对系统进行功能验证。重点在硬件的功能实现上对其进行阐述,通过试验准确地接收到数据,实现PCM码流解码,从而证明本设计方案切实可行。     

基于FPGA的高速数据采集控制模块设计

以Spartan-3E系列FPGA为核心控制模块,结合AD10242模数转换芯片和MXP-123MD-F光收发模块,实现了高速数据采集和光纤传输。其中FPGA用于实现数据控制、双口RAM和8B/10B编解码等功能。该数据采集控制模块具有性能可靠、实时性强、集成度高、扩展灵活等特点,并且通过试验验证了其功能的正确性。     

基于FPGA的ISDN U接口模块设计

介绍了一种基于FPGA以及MC145572U接口芯片的ISDN U接口模块设计方法．对硬件电路设计进行了说明，着重介绍了FPGA内部实现，并给出了FPGA编码在Actel公司的Libero软件上的仿真结果。     

一种基于FPGA的并入并检AOS帧同步检测方法

针对高速串行码流或并行码流的同步搜索,提出一种新的并入并检AOS帧同步检测方法,该方法在FPGA平台上,采用了并行帧同步码检测器来降低芯片的处理时钟频率,具有处理时钟频率低、误锁概率小、平均同步时间短以及芯片资源使用少等特点。