SRAM型FPGA单粒子翻转模拟系统研究

SRAM型FPGA在空间辐照环境下,容易受到单粒子效应的影响,导致FPGA存储单元发生位翻转,翻转达到一定程度会导致功能错误。为了评估FPGA对单粒子效应的敏感程度和提高FPGA抗单粒子的可靠性,对实现故障注入的关键技术进行了研究,对现有技术进行分析,设计了单粒子翻转效应敏感位测试系统,利用SRAM型FPGA部分重配置特性,采用修改FPGA配置区数据位来模拟故障的方法,加速了系统的失效过程,实现对单粒子翻转敏感位的检测和统计,并通过实验进行验证,结果表明:设计合理可行,实现方式灵活,成本低,为SRAM型FPGA抗单粒子容错设计提供了有利支持。     

商用CMOS工艺SRAM脉冲中子辐射效应实验

为研究互补金属氧化物半导体(CMOS)工艺静态随机处理内存(SRAM)脉冲中子辐射效应机理,对SRAM翻转效应进行了蒙特卡罗模拟。该模拟基于脉冲中子辐照下SRAM翻转是单粒子翻转的叠加的假设,计算了单位翻转和伪多位翻转在总翻转数中的百分比。在西安脉冲反应堆上对3种特征尺寸商用SRAM开展了脉冲工况实验研究,得到了单位翻转和伪2位翻转数据,结合模拟结果分析了SRAM在脉冲中子作用下的翻转机制。     

关于中子辐射的单粒子翻转效应测试与加固研究

针对高能粒子入射半导体材料引发的辐射效应,从实验平台的设计对地面辐射试验进行了研究,通过对单粒子翻转效应的分析,制定评估方式,实验平台通过建立数据采集系统、数据分析系统,测试4种SRAM型的FPGA芯片在不同强度的中子辐照产生的影响,通过辐照试验?验证了试验方法、试验系统的有效性和可靠性。实验结果表明,在高强度的辐照下,单粒子翻转效应显著增多,需要采取防护措施及时修正,对FPGA芯片的使用及选型具有参考价值。     

一种SRAM型FPGA单粒子效应故障注入方法

随着FPGA在航天领域的广泛应用,SRAM型FPGA的单粒子故障也越来越引起人们的重视,用故障注入技术模拟单粒子效应是研究单粒子效应对SRAM器件影响的重要手段,该文主要研究SRAM型FPGA单粒子翻转、单粒子瞬态脉冲的故障注入技术,并在伴随特性的基础上,提出一种单粒子瞬态脉冲故障注入技术。该方法使注入故障脉冲宽度达到...     

PDSOI CMOS SRAM单元临界电荷的确定

PDSOI CMOS SRAM单元的临界电荷(Critical Charge)是判断SRAM单元发生单粒子翻转效应的依据.利用针对1.2μm抗辐照工艺提取的PDSOI MOSFET模型参数,通过HSPICE对SRAM 6T存储单元的临界电荷进行了模拟,指出了电源电压及SOI MOEFET寄生三极管静态增益β对存储单元临界电荷的影响,并提出了在对PDSOI CMOS SRAM进行单粒子辐照实验中,电源电压的最恶劣偏置状态应为电路的最高工作电压.     

一种多模式SRAM单粒子试验系统的设计与实现

提出了一种基于NIOS II的异步SRAM单粒子效应检测系统,用于评估抗辐射加固SRAM电路的抗单粒子效应能力.该检测系统可以对异步SRAM进行四种工作模式下的动态和静态检测,利用该检测系统在重离子加速器上对一款异步SRAM进行了单粒子效应试验,获得了5种离子的试验数据,统计分析后得到了器件的单粒子翻转阈值、单粒子翻转饱和截面和单粒子翻转在轨错误率,并与国外同款电路进行了对比,最后依据试验结果给出了评估结论.     

SRAM激光微束单粒子效应实验研究

结合器件版图,通过对2 k SRAM存储单元和外围电路进行单粒子效应激光微束辐照,获得SRAM器件的单粒子翻转敏感区域,测定了不同敏感区域单粒子翻转的激光能量阈值和等效LET阈值,并对SRAM器件的单粒子闭锁敏感度进行测试.结果表明,存储单元中截止N管漏区、截止P管漏区、对应门控管漏区是单粒子翻转的敏感区域;实验中没有测到该器件发生单粒子闭锁现象,表明采用外延工艺以及源漏接触、版图布局调整等设计对器件抗单粒子闭锁加固是十分有效的.     

基于FPGA定时刷新控制单元的应用技术研究

SRAM型FPGA在航天领域有着广泛的应用,为解决FPGA在宇宙环境中单粒子翻转的问题,适应空间应用需求,给出了一种低成本抗辐照解决方案,对耐辐射FPGA器件进行抗单粒子翻转加固设计。该方案兼容多种型号FPGA芯片,从3片SPI FLASH中读取配置数据,通过串行接口配置FPGA,并在配置完成后按照设定时间周期性刷新芯片,可以满足航天领域对抗辐照型FPGA的使用需求。     

基于SRAM型FPGA单粒子效应的故障传播模型

SRAM型FPGA在辐射环境中易受到单粒子翻转的影响,造成电路功能失效.本文基于图论和元胞自动机模型,提出了一种针对SRAM型FPGA单粒子效应的电路故障传播模型.本文将单粒子翻转分为单位翻转和多位翻转来研究,因为多位翻转模型还涉及到了冲突处理的问题.本文主要改进了耦合度的计算方式,通过计算FPGA布局布线中的相关配置位,从而使得仿真的电路故障传播模型更接近于实际电路码点翻转的结果,与以往只计算LUT相关配置位的方法比较,平均优化程度为19.89%.最后阐述了本模型在故障防御方面的一些应用,如找出最易导致故障扩散的元胞.     

针对深亚微米SRAM电路总剂量效应的最劣辐照表征研究

利用理论分析与试验验证手段研究了深亚微米SRAM（静态随机存取存储器）电路的最劣辐照效应。对各模块电路的辐照效应进行了详细分析：对于具备触发器结构的存储单元与运算放大器,对应的失效水平将与辐照过程中所存储状态具有极大相关性,此类电路倾向于存储或读取与辐照过程中所存储状态相同的状态值。设计了针对SRAM电路的最劣辐照测试方案,其中包含辐照后改变原有存储状态的写操作及针对改变后所存储状态进行的读操作。设计了针对容量8K位,特征尺寸0.25um的SRAM电路开展的辐照比对实验,利用该最劣辐照测试方案获取的抗总剂量水平（150krad(Si)）相对于常用的简单测试方案所获取数值（1Mrad(Si)）大大降低,说明常用的简单测试方案可能高估SRAM电路的抗辐照水平,同时验证了该最劣测试方案的合理性。     

基于March C-算法的SRAM芯片的SEU失效测试系统

本文为实现SRAM芯片的单粒子翻转故障检测,基于LabVIEW和FPGA设计了一套存储器测试系统：故障监测端基于LabVIEW开发了可视化的测试平台,执行数据的采集、存储及结果分析任务;板卡测试端通过FPGA向参考SRAM和待测SRAM注入基于March C-算法的测试向量,通过NI公司的HSDIO-6548板卡采集两个SRAM的数据,根据其比较结果判定SEU故障是否发生。该系统可以实时监测故障状态及测试进程,并且具有较好的可扩展性。     

基于March C＋算法的SRAMBIST设计

为了增加存储器测试的可控性和可观测性,减少存储器测试的时间和成本开销,在此针对LEON处理器中的32位宽的SRAM进行BIST设计。采用MarchC＋算法,讨论了SRAM的故障模型及BIST的实现。设计的BIST电路可以与系统很好的相连,并且仅增加很少的输入／输出端口。仿真结果证明,BIST的电路的加入在不影响面积开销的同时,能够达到很好的故障覆盖率。     

基于SEP3203微处理器的FPGA验证平台

为了最大程度上提高ASIC设计的仿真效果，以制作实物的方式对ASIC设计的FPGA验证方法进行了研究，提出了一种基于SEP3203微处理器的FPGA验证平台系统解决方案。在方案描述中，首先给出了验证平台的总体框架，然后逐一介绍了平台的CPU——SEP3203微处理器、核心板硬件设计、FPGA板硬件设计、系统总线设计和电源系统设计，最后给出了平台的实物图。为了达到验证后代码不做任何改动就可直接用于流片的目的，对SRAM接口与ABMAAHB接口进行了研究，提出了在FPGA的SRAM接口后面增加ABMA AHB与SRAM接口转换电路的方法。实验证明，本平台可以提高SOC外围设备功能仿真的效果，达到了平台的设计目的。     

指纹识别专用IC中ZBT SRAM控制器设计

本文针对指纹识别专用IC设计的特点,设计采用了片外ZBT SRAM.文中提出指纹识别系统中ZBT SRAM总线仲裁策略并设计了ZBT SRAM的控制器,实现了数据流的无缝处理,为指纹识别系统的算法模块提供了符合流水线算法要求的数据存储.本文设计的ZBT SRAM控制器及总线仲裁策略已在Xilinx公司Virtex4系列FPGA-xc4vsx35上通过验证,满足指纹识别系统专用IC对其功能和时序的要求.     

基于LPC2294的CAN总线主节点设计

为引入CAN总线技术以实现运动控制系统的网络化,提出了基于LPC2294的CAN总线主节点的硬件及软件设计方案。硬件采用基于ARM7内核的微控制器LPC2294,使用CTM1050T作为CAN收发器,设计了带有CAN总线以及以太网接口的硬件电路,并进行了SRAM、NORFLASH与NANDFLASH的扩展。软件采用μCLinux作为操作系统,并开发了CAN控制器的驱动程序,实现了CAN总线的各种功能。通过制作样机并进行实验,验证了这一方案的有效性。     

基于AMBA总线的高性能QDRⅡ SRAM控制器设计

针对高速网络的需求,介绍了一种高速静态存储器QDRⅡSRAM,设计了一种基于AMBA总线的高性能QDRⅡSRAM控制器IP,具有良好的接口兼容性和可移植性。使用了深度为8×72位的写出FIFO与8×72位读入缓冲,增加了系统存取的效率,设计通过仿真及实际验证,能够良好应用于系统时钟为800 MHz的SOC环境中,满足功能和时序要求。     

一种双存取SRAM接口电路设计

存储器对DSP的性能影响很大,双存取SRAM能以单端口SRAM的面积实现类似双端口SRAM的功能。提出一种实现存储器单周期双存取功能的驱动电路的设计,根据访存时序改进了DSP总线结构和双存取SRAM的接口控制单元。仿真结果表明,双存取SRAM驱动电路与DSP总线能够实现有效的连接和高效的访存性能。     

基于March C-算法的SRAM BIST电路的设计

针对某SOC中嵌入的8K SRAM模块,讨论了基于March C-算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,研究了测试算法的选择、数据背景的产生,并完成了基于March C-算法的BIST电路的设计.实验证明,该算法的BIST实现能大幅提高故障覆盖率.     

基于March X算法的SRAM BIST的设计

针对LS-DSP中嵌入的128kb SRAM模块,讨论了基于March X算法的BIST电路的设计.根据SRAM的故障模型和测试算法的故障覆盖率,讨论了测试算法的选择、数据背景的产生:完成了基于March X算法的BIST电路的设计.128kb SRAM BIST电路的规模约为2000门,仅占存储器面积的1.2%,故障覆盖率高于80%.     

基于CPLD控制的高速图像数据采集接口设计与实现

针对图像处理系统的高速数据采集要求,利用总线切换和乒乓控制的原理,设计了一种基于CPLD芯片与SRAM芯片构成的高速图像数据采集系统.详细论述了系统软硬件设计,并对各种可能出现的异常情况进行了分析.经现场测试和长时间运行,该系统工作稳定,抗干扰能力强,能满足前端图像数据高速实时性要求.