基于FPGA加密芯片的DPA实现与防御研究

差分功耗分析是破解AES密码算法最为有效的一种攻击技术,为了防范这种攻击技术本文基于FPGA搭建实验平台实现了对AES加密算法的DPA攻击,在此基础上通过掩码技术对AES加密算法进行优化与改进。通过实验证明改进后的AES算法能有效的防范DPA的攻击。     

波动动态差分逻辑RISC-V CPU芯核的功耗抑制技术研究

差分功耗分析(DPA)攻击不仅威胁加密硬件,对加密软件的安全性也构成严重挑战。将波动动态差分逻辑(WDDL)技术应用在RISC-V指令集的处理器芯核上可减少功耗信息的泄露。但是,WDDL技术会给电路引入巨大的功耗开销。该文针对基于WDDL的RISC-V处理器芯核提出两种功耗抑制方法。虽然随机预充电使能技术与指令无关,而预充电使能指令技术需要扩充指令集,但这两种方法都是属于轻量级的设计改进。仿真结果表明,采用了随机预充电使能技术和预充电使能指令技术的Rocket 芯核的电路功耗分别是原始的WDDL Rocekt 芯核功耗的42%和36.4%。     

防御差分功耗分析攻击技术研究

差分功耗分析(DPA)攻击依赖于密码芯片在执行加密/解密过程中功耗与数据及指令的相关性,利用统计学等方法对收集到的功耗曲线进行分析,盗取关键信息,对密码芯片的安全性构成极大威胁。防御DPA攻击技术的开发与研究,已经成为信息安全领域的迫切需求。该文在归纳DPA攻击原理的基础上,对主流防御DPA攻击技术的理论与设计方法进行概述与分析,指出防御DPA前沿技术的研究进展。重点讨论防御DPA攻击技术的原理、算法流程和电路实现,包括随机掩码技术、功耗隐藏技术、功耗扰乱技术等等,并详细分析这些技术存在的优缺点。最后,对该领域潜在的研究方向与研究热点进行探讨。     

AES加密设备的差分能量攻击原理与仿真

旁路攻击是目前信息安全技术领域一个备受瞩目的热点,绕过传统的密码分析方法,利用加密解密设备在进行数据处理时泄露出来的信息比,如运行时间、功耗等对密码系统进行分析和攻击.而DPA（differential power analysis）攻击是较为常见的一种旁路攻击.文中对DPA攻击和AES加密算法进行简单介绍,并在此基础上进行标准DPA攻击的仿真,为能量攻击分析提供一定的理论依据和实验数据.     

智能卡差分能量分析实验平台实现与数据优化

随着密码学和密码芯片的广泛应用,针对密码芯片的攻击也日益增多.差分能量分析（Differential Power Analysis,DPA）攻击是最常见的一种侧信道攻击方法.DPA攻击者无须了解加密算法的具体细节,而只通过密码设备的能量迹分析即可破解出设备的密钥.因此,研究DPA攻击十分必要.实现了智能卡DPA实验系统,并对于此系统的能量迹测量数据进行优化处理,从而更有利于针对此类攻击的分析和相应防御措施的设计.     

基于DPA-Switch的小功率四路输出开关电源设计

DPA-Switch系列器件具有TOP和Tiny系列的技术特点,采用脉宽调制(PWM)和跳周期调制(PSM)目结合的新型调制方式来调节输出电压,并具有低功耗和高效率等优点.利用该系列器件设计一种小功率四路输出的单端正激式开关电源,给出了简化设计步骤和参数计算.     

基于555时基芯片的高频逆变电源的设计与实现

基于555时基芯片,设计了一款简单实用的高频逆变电路用以驱动高压氙灯。电路采用了保护电路一体化设计并且利用低频脉冲控制高频振荡电路通断。然后利用Protel 2004软件设计了电路原理图,并绘制了PCB板图进行实物焊接。电路焊接完成后不断进行调试,且在实际调试过程中,针对发现的问题对电路进行不断修改优化,最终得到可靠的驱动电路板。电路通过555时基芯片构成的单稳电路来控制变压器的电压变化,经多次测试发现当占空比为3/4时电路工作状态最佳。     

PARAMETERS DETERMINATION METHOD OF PHASE-SPACE RECONSTRUCTION BASED ON DIFFERENTIAL ENTROPY RATIO AND RBF NEURAL NETWORK简

Phase space reconstruction is the first step of recognizing the chaotic time series. On the basis of differential entropy ratio method, the embedding dimension mopt and time delay τ are op- ritual for the state space reconstruction could be determined. But they are not the optimal parameters accepted for prediction. This study proposes an improved method based on the differential entropy ratio and Radial Basis Function （RBF） neural network to estimate the embedding dimension rn and the time delay τ, which have both optimal characteristics of the state space reconstruction and the prediction. Simulating experiments of Lorenz system and Doffing system show that the original phase space could be reconstructed from the time series effectively, and both the prediction accuracy and prediction length are improved greatly.     

基于差分传输管预充电逻辑的功耗恒定性电路改进设计

通过分析差分传输管预充电逻辑(DP2L)的电路结构,发现该电路还无法达到完全的功耗恒定特性,仍然存在被功耗攻击的风险.针对该问题,该文对DP2L的电路结构进行改进,并用Hspice对改进前后的电路进行模拟仿真测试.实验表明:改进后的DP2L电路结构具有更好的功耗恒定特性,更能满足该逻辑电路的设计要求.     

基于自适应差分进化算法的拉曼放大器设计

为满足下一代6G网络对光通信网络提出的传输容量大、速率高及传输时延低的要求,本文将碲酸盐光纤作为光纤增益介质,并利用自适应差分进化(adaptive differential evolution,ADE)算法 对拉曼光纤放大器(Raman fiber amplifier,RFA) 的泵浦参数进行优化。该算法通过引入自适应算子控制变异率的大小,在保持个体多样性的同时增强全局搜 索最优解的能力。最终设计出一款覆盖100 nm带宽范围、平均增益为28.27 dB、增益平坦度为 0.65 dB的多泵浦RFA。同时,在该模型基础上分别研究了泵浦功率和光纤长度对拉曼放大器增益及增益平坦度的影响,为设计和优化多泵浦拉曼放大器模型提供了参考。     

Implementation of low power adder design and analysis based on power reduction technique

This paper presents improved design of low power adder and analysis based on power reduction technique. Using example of adder and multiplier, low leakage power CMOS digital circuit is verified by respective benchmark suite for each example and compared with conventional design of adder and multiplier.Using various supply voltages and fault coverage as parameters, reduction in power was measured. Simulation result and validation by example foresee implementation of proposed design as an essential part of high performance circuit design.The proposed technique offer power reduction up to 20.2% and fault coverage of 99.65%.     

基于DSP的变频电源电路设计

设计了一种基于DSP2812的变频电源实验装置。根据变频电源的硬件结构组成,对其中的整流、驱动、逆变和滤波模块进行了详细的设计,同时给出了系统的软件流程以及SPWM的生成方法,最后通过系统的实验结果进行了对比分析。结果表明,系统具有硬件电路简单、精度高等优点,可以运用在后续相关实验以及实践中。     

基于光伏电池组件的ZigBee芯片供电电路设计

介绍了一种用于光伏电池组件的ZigBee芯片监控系统直接从光伏电池组件中获取电能、以保证ZigBee芯片监控系统正常工作的一种高效自适应供电电路设计。由于光伏电池组件输出电压在一天中变化较大,一般稳压电路模块不能承受这样的输入电压,同时因受安装空间和成本限制,一般DC/DC电路模块也不能选择。针对这样的情况,利用ZigBee芯片CC2430、RC延时电路、VMOS管调整电路、3.3 V稳压模块等通过巧妙设计,实现了在较大的直流电压波动环境下,高效稳定的输出3.3 V直流电压,为ZigBee芯片系统提供了稳定可靠的工作电能。     

基于ATmega16单片机的数控稳压电源设计

设计一款基于ATmega16单片机的精密数控稳压电源,该单片机内置PWM方波发生器,内置10BIT高精度兰A/D转换器,采用LM317作功率调整器件,高速运放TL084作反馈控制单元,实现电压0-20V连续可调,调整精度±0.01V,最大允许电流2A,分辨率0.01A,输出纹波电压低于100mV,具有恒流输出功能.     

基于TPSN和DMTS的低能耗时间同步算法

针对现有时间同步算法不能满足WBSNs能量受限的问题,提出了一种基于TPSN和DMTS的低能耗时间同步算法.该算法在保证一定同步精度的前提下,通过减少信息交换次数来达到低能耗的要求.实验表明,TPTS算法比TPSN和DMTS减少了开销,降低了能量消耗,满足了低能耗的要求.     

基于TOP243Y的单片反激开关电源设计

介绍了一种具有多路输出的单端反激式开关电源的设计方法,给出了利用单片开关电源集成芯片TOP243Y的电源设计实例,对外围输入EMI滤波电路、钳位电路、高频变压器、输出整流滤波电路等部分的设计过程进行了详细的分析和说明,并对设计样机进行组装和调试。     

基于PXA320嵌入式手持终端电源管理系统的设计

针对目前工业用手持设备要求长时间工作的特点,提出基于PXA320嵌入式手持终端电源管理系统的低功耗设计方案。首先分析核心处理器PXA320电源管理的各种工作模式,该核心处理器采用Intel SpeedStep技术能够使电池的续航能力得到提高;然后采用智能电源管理芯片LP3972设计了系统电源管理模块,该模块通过IIC总线与核心处理器PXA320通信,然后通过软件设计实现PXA320对电源管理模块为系统各工作模块的输出电压值的合理调节,最终达到降低手持设备功耗的目的。经测试表明,系统稳定可靠,达到系统设计要求。     

A new scheme based on the MI scheme and its analysis

This article aims at designing a new Multivariate Quadratic (MQ) public-key scheme to avoid the linearization attack and differential attack against the Matsumoto-Imai (MI) scheme. Based on the original scheme, our new scheme, named the Multi-layer MI (MMI) scheme, has a structure of multi-layer central map. Firstly, this article introduces the MI scheme and describes linearization attack and differential attack; then prescribes the designation of MMI in detail, and proves that MMI can resist both linearization attack and differential attack. Besides, this article also proves that MMI can resist recent eXtended Linearization (XL)-like methods. In the end, this article concludes that MMI also maintains the efficiency of MI.     

基于DSP的智能电源控制单元设计与实现

本文利用TI公司TMS320F28335芯片高效的浮点运算能力,结合片上丰富的外设,设计并实现了一种具有高可靠性的智能电源控制单元。该控制单元周期性地对各片上外设进行自检维护,完成多路负载通道控制、电压、电流的实时监控,并对故障进行指示、处理和上报,同时提供人机交互界面更新状态信息。经过验证,该控制单元工作稳定,具备良好的工程应用价值。     

基于IEEE1588协议的精确时钟同步算法改进

本文详细分析了IEEE1588时钟同步的基本原理,并在此基础上给出一种改进的时间同步方法.该改进的时钟同步算法针对网络传输路径的不对称性引入加权因子,用一定时间窗内的主从时钟偏差样本的算术平均值而不是直接利用主从时钟偏差来调整从时钟,并根据算法的状态改变时间窗N的大小,同时利用方差阈值滤波的方法过滤跳变过大时钟偏差测量值,保证同步算法的稳定性.最后给出Alcatel-Lucent TSS5R系统在实验室的时间性能实验结果.实验结果表明TSS5R时钟同步具有稳定的性能,同步精度达到亚微秒级,可满足PTN产品高精度时钟同步的要求.