一种在电路SOC验证接口设计方法研究

SoC已经成为嵌入式系统设计中的关键器件,验证又是SoC设计的关键环节,占用SoC设计过程中60%以上的时间.专用测试设备及JTAG接口等主流SoC验证手段不便于SoC在系统联调时的验证.本文介绍了一种在电路SoC验证接口的设计方法,这种验证方法弥补了主流SoC验证方法在系统验证的不足,提高了SoC验证的效率.     

FFI4SoC: a Fine-Grained Fault Injection Framework for Assessing Reliability against Soft Error in SoC

Recently, system-on-chips (SoCs) are increasingly employed in reliable applications for their high-performance and high-densities. Moreover, the structure shrinking of SoC leads to its proneness to radiation-induced soft errors. This paper presents a fine-grained fault injection framework for SoC (FFI4SoC) to assess the reliability of SoC against soft errors. FFI4SoC facilitates fault injection for SoC by defining the primary components and rules that are required by fine-grained fault injection. Furthermore, based on FFI4SoC, we develop a fine-grained fault injection tool named SSIFFI for bare-metal MicroZed. The design of SSIFFI is presented in order to illustrate the application of FFI4SoC. Finally, SSIFFI is engaged in simulated fault injection experiments to explore the cause of single event functional interrupts (SEFIs) and to validate functional properties of FFI4SoC. The experimental results disclose detailed reasons for SEFI and prove that FFI4SoC can be employed to assess reliability of SoC well with the merit of fine-grained injection.     

基于渐进式的多阶段SoC开发方法与应用

VLSI技术的发展使得SoC的开发变得越来越复杂和困难,本文重点介绍了一种基于多阶段的SoC开发过程,阐述了每阶段SoC的主要任务和目标,介绍了SoC以及IP的开发流程,经实践检验,该方法能够很好的适用于复杂SoC芯片的设计与开发。     

SoC芯片测试设备现状

随着SoC应用的日益普及,对SoC测试技术提出了越来越高的要求,掌握新的测试理念、新的测试流程、方法和技术,是应对SoC应用对测试技术提出的挑战,适应测试发展趋势的必然要求。介绍了应对SoC测试技术挑战的基本方法和设备结构及几家设备公司SoC芯片测试设备概况。     

系统芯片的关键技术及发展方向

系统芯片,即(SoC),将包含处理器、存储器和片上逻辑等的一个系统集成在单一的芯片上。SoC所特有的功能强、速度高、体积小、成本低、功耗低等优点使得其技术不断发展,应用越来越广泛。文章首先探讨了系统芯片(SoC)的特点及分类,接着详细阐述了开发SoC所需IP核设计与复用、软硬件协同设计、软硬件协同设计等关键技术。分析了基于平台设计方法的优点,并介绍了SoC的一体化测试流程、共时测试等SoC测试新技术。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

基于FPGA的无线传感器网络SoC验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。     

一种新型多媒体SoC验证平台原理及其实现

提出了一种基于ADSP-BF537的新型多媒体SoC验证平台,以满足多媒体SoC音视频编解码功能模块的实时验证。介绍了整个平台的基本组成,以及BF537与SoC接口的软硬件设计;最后,以验证用于SoC的MP3硬件解码器模块为例,讨论了如何利用BF537,在多媒体SoC的FPGA原型内进行软硬件协同验证。该验证方案已经成功应用在深圳艾科创新微电子有限公司的一款多媒体SoC设计流程中。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

SoC片上总线技术的研究

在SoC设计中,经常会遇到一些问题,包括IP核移植性、设计复用、设计验证,以及公共设计平台的搭建。如何有效地解决这些问题,使得设计SoC系统就像设计微机系统那样方便快捷,这就是片上总线系统提出的目的。本文通过对AMBA, AVALON, OCP,WISHBONE等SoC总线的比较,分析了SoC片上总线技术。     

多电源混合电压SoC的全芯片ESD设计实例

SoC是含有微处理器、外围电路等的超大规模集成电路,具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,SoC的ESD设计成为设计师面临的一个新的设计挑战。文章详细介绍了一个复杂的多电源、混合电压专用SoC芯片的全芯片ESD设计方案,并结合电路特点仔细分析了SoC芯片ESD设计的难点,提出了先工艺、再器件、再电路三个层次的分析思路,并将芯片ESD总体解决方案中的关键设计重点进行了逐一分析,最后给出了全芯片ESD防护架构的示意图。该SoC芯片基于0.35μm 2P4M Polycide混合信号CMOS工艺流片,采用文中提出的全芯片ESD防护架构,使该芯片的HBM ESD等级达到了4kV。     

SoC和FPGA技术未来的发展趋势

文章论述当前深亚微米工艺条件下SoC、FPGA技术发展现状。通过分析各自不同的技术特点,指出在未来几年随着PSoC和CSoC的出现,SoC设计的灵活性大大增加,使得SoC和FPGA 在设计方法和技术上会出现融合及借鉴的态势。SoC和FPGA之间设计思路的趋近,将大大促进集成电路的发展。     

基于总线功能模型的SoC仿真加速技术

SoC是IC设计的发展趋势,而随着SoC的日趋复杂,对系统仿真带来了越来越艰巨的挑战,基于EDA厂商提供的传统仿真环境已经不能充分满足SoC的开发需求,针对此问题提出了基于总线功能模型的仿真加速策略,测试结果表明,提出的技术策略可获得45%的仿真性能提升。     

基于FPGA的SoC原型验证的设计与实现

在SoC开发过程中,基于FPGA的原型验证是一种有效的验证方法,它不仅能加快SoC的开发,降低SoC应用系统的开发成本,而且提高了流片的成功率.文章主要描述了基于FPGA的SoC原型验证的设计与实现,针对FPGA基验证中存在的问题进行了分析并提出了解决方案.     

深亚微米工艺下系统芯片低功耗技术

功耗问题将成为系统芯片发展的一个瓶颈.影响深亚微米工艺下系统芯片的功耗因素比较多,论文从不同的层次对功耗进行分析,找到影响电路功耗的主要因素.对系统芯片而言,其电路规模比较大,工作模式复杂、工作速度较高,因此全面降低芯片功耗是设计者在规划时就必须考虑的重要因素.文中以实际设计的系统芯片为例,从系统级、电路级、逻辑级等不...     

基于SoC平台的AHB总线系统研究

针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标准接口,这种设计使整个系统的结构清晰,设计好的寄存器总线接口可增强系统的通用性,增强了系统中功能模块的可移植性。     

使用SystemC设计片上自演化系统

提出片上自演化系统的概念和基于SystemC的片上自演化系统设计方法,给出片上自演化系统的总体结构,使用SystemC建模搭建自演化系统实验平台.以典型低通切比雪夫滤波器为例,验证了实验平台的有效性.使用SystemC设计自演化系统既可在较高的抽象水平搭建自演化系统模型,加速验证、性能分析和探索系统结构,又可方便地进行软硬件协同设计,并最终达到硬件实现.     

电动汽车锂离子电池荷电状态估算方法研究综述

锂离子电池具有循环寿命长、能量密度高、自放电率低、环境污染小等优点,在电动汽车产业中得到广泛应用.电动汽车中的电池管理系统(BMS)可以维护和监测电池状态,确保电池的安全性和可靠性.电池荷电状态(SoC)表示电池中剩余的电量,是BMS的重要参数之一,实时精确的SoC估算可以延长电池寿命,保障行驶安全.然而锂离子电池是一...     

一种32 Bit SoC软硬件协同验证环境的实现

软硬件协同验证是系统芯片设计的重要组成部分。针对基于32 Bit CPU核的某控制系统芯片的具体要求,提出了一种系统芯片软硬件协同验证策略,构建了一个软硬件协同验证环境。该环境利用处理器内核模型支持内核指令集的特性运行功能测试程序,实现SoC软硬件的同步调试,并能够快速定位软硬件的仿真错误点,有效提高了仿真效率。该SoC软硬件协同验证环境完成了设计目的,并对其他系统芯片设计具有一定的参考价值。     

基于FPGA的语音识别SoC系统解决方案

基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路（MSAC）为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源的39．18％及1KB片内SRAM,完成整个语音识别算法性能比S3C44BOx（ARM7）平台上定点C程序提高了49．78％,充分证明了CoreMP7平台用于SoC设计的可行性和便捷性,以及主处理器配合硬件加速协处理器架构在信号处理领域的优势。