一种利用自举效应的Charge-Recovery逻辑电路

提出了一种新的semi-adiabatic逻辑电路--BootstrapCharge-RecoveryLogic(BCRL).该电路由semi-adiabatic电路完成逻辑运算,而由自举的NMOS管驱动负载,对负载的操作为full-adiabatic过程.BCRL电路由两相无交叠脉冲时钟电源供电,输出为全摆幅脉冲信号.比较了BCRL反相器驱动电容负载时与静态CMOS电路及部分文献中的semi-adiabatic电路的功耗差别.应用0.65μmCMOS工艺器件参数的模拟结果表明,BCRL电路可以在100MHz脉冲电源频率下正常工作,并且有较好的降低功耗的效果.     

低电压Charge-Recovery逻辑电路的设计

提出了一种新的适用于低电压工作的 sem i- adiabatic逻辑电路—— Dual- Swing Charge- Recovery L ogic(DSCRL) .该电路由 CMOS- latch- type电路及负载驱动电路构成 ,对负载的驱动为 full- adiabatic过程 .DSCRL 的电源为六相双峰值脉冲电源 ,低摆幅脉冲用于驱动负载 ,高摆幅脉冲用于驱动 CMOS- latch- type电路 .降低负载上摆幅时驱动负载的 NMOS管的栅压可以保持不变 ,有效地解决了传统的 adiabatic电路在低电压工作时 charge- re-covery效率降低的问题 .文中比较了 DSCRL 电路与部分文献中的 semi- adiabatic电路的功耗 ,DSCRL 在低电压工作方面     

一种简易双口RAM逻辑电路

智能化仪器仪表往往具有多种功能,如数据采集、实时控制、分析计算以及显示报警等。为了改善仪表性能,提高速度,常常采用多个CPU并行工作的方式,即两个(或更多)CPU同时工作,处理不同的任务。这样,各CPU之间的数据共享就成了一个非常重要的问题。采用双端口RAM(以下简记DRAM)是解决CPU之间数据共享的有效办法。本人在“路谱分析仪”的研制中,采用1/2 74LS73集成电路设计了一种简易的DRAM逻辑电路。实践证明该电路工作可靠,效率高。因为采用分时入访的方法,无竞争危险,由于不需握手信号(handshake),每个CPU都可把DRAM视作自己的本地RAM一样进行存取,这样不仅方便了软件设计,而且提高了软件的效率。     

一种低功耗高性能自举采样开关

提出了一种基于TSMC 40 nm/0.9 V CMOS工艺设计的适用于音频范围的低功耗高性能栅压自举采样开关电路。通过PMOS晶体管的衬底和漏极相连接代替了时钟放大模块,极大降低了电路整体的功耗。在输入端增加了一个NMOS晶体管,随着开关时钟的开启/关闭,通过抑制核心采样晶体管的体效应,可以有效提高开关线性度。鉴于音频信号的范围,选用频率为19.53 kHz、幅值为0.3 V的正弦波信号进行10 MHz采样频率的高速采样仿真,与传统结构相比,有效位数(ENOB)、信噪比(SNR)、无杂散动态范围(SFDR)和总谐波失真(THD)四项性能指标分别提升了5.5%、3.7%、13.8%和5.4%,并且功耗降低了36.8%。     

一种用于高速高精度A/D转换器的时钟自举电路

设计了一种双电容结构时钟自举电路,分析了电路工作原理,用Cadence Spectre仿真器和0.35μm CMOS PDK进行电路前仿真和后仿真.仿真结果表明,设计的双电容结构时钟自举电路能使采样电路线性度达到110dB以上,该电路已用于16位A/D转换器的设计并流片.经测试,采用该结构的16位A/D转换器的SFDR为96.25dB(FS),信噪比为76.45dB(FS).     

一种基于自举电路的可调恒压恒流源设计

介绍了一种基于自举电路的可调恒压恒流源的设计.解决了使用普通运算放大器调整较高输出电压的问题.在输出电压在较大范围变化时,通过自举的方法保证运算放大器的供电电压不变,并且能够对输出电压和电流进行有效地调整,实现了0~30V的电压输出和0~1A的电流输出.     

时序逻辑电路故障的一种检测方法

阐述了时序逻辑电路的故障检测序列集的生成和验证方法,说明了主要包括,状态描述,检测序列生成,模拟验证,其中检测序列集的生成和检测最为重要,只要得一经过检验的检测序列集,那么顺序地向待测电路施加检测序列,并逐次测量电路的响应,就可以达到电路故障检测的目的。     

一种高线性度CMOS自举采样开关

作为ADC系统与外界的接口,采样开关的性能优劣直接决定了ADC所接收到的信号纯度和真实性。高线性度的CMOS开关可在极大程度上抑制采样时间不确定、时钟馈通和电荷注入等非线性误差。文章首先讨论了MOS采样开关非线性的来源和互补型CMOS采样开关的不足之处,然后设计实现了一种高线性度CMOS自举采样开关。仿真结果表明所设计的高线性度CMOS自举开关的SFDR达101.5dB,可以适用于16位精度的ADC应用要求。     

一种新型的绝热低功耗逻辑电路

文中作者提出了一种新型的自举式 Adiabatic逻辑电路—— Pass Transistor-Bootstrap Charge Recov-ery logic(PT-BCRL) ,该电路的操作分为两级 ,第一级负责逻辑值的运算 ,采用传统的 ECRL电路 ,第二级电路通过利用自举效应经 NMOS管对负载进行充放电 ,使得其充放电为一全绝热过程 ;另外 ,第一级电路通过一互补传输门与第二级电路相连 ,使得该电路的能量的传输和恢复效率都显著得到提高。由于电路分两级操作 ,它很好地解决了传统 Adiabatic电路的功耗和负载电容值直接相关的问题 ,这在用 0 .6μm CMOS工艺器件参数进行的电路模拟中得到了初步验证     

可逆逻辑电路逻辑图及波形图图示化方法

针对以逻辑表达式给定的可逆逻辑电路进行分析,并绘制出其可逆逻辑电路图,仿真出波形图,并将由仿真结果得到的真值表进行可逆化构造。利用C语言编程实现,将相关结果以更直观的形式展现,这在可逆逻辑电路的研究中具有创新性。     

一种适用于开关电容电路的MOS开关栅增压电路

提出了一种新的MOS器件栅增压电路,它在减小MOS开关导通电阻的同时,减少了衬偏效应以及MOS开关输出信号的失真. 该电路采用了0.13μm 1.2V/2.5V CMOS工艺,HSPICE的仿真结果表明该栅增压电路适用于高速低电压开关电容电路.     

一种改进的能量回收逻辑电路

文本分析了能量回收电路的功耗组成，指出非绝热损失是能量回收电路的主要功耗能量来源，提出了一种改进的能量回收逻辑电路IERL。IERL电路增加了额外的回收路径，能够显著降低电路的非绝热损失，HSPICE模拟结果表明，IERL电路具有很好的低功耗性能。同时，给出了IERL电路的复杂逻辑门设计与级联方式，用0．8μm DPDM工艺实现了2位IERL全加器电路和两相正弦功率时钟电路。     

对称三进制逻辑CMOS电路的试制

根据有关对称三进制逻辑的资料,结合CMOS电路生产工艺特点,设计并试制了对称三值逻辑CMOS系列电路。其中包括倒相器与非门、或非门、变形反相器和T门共五种基本电路。本文叙述了设计方案,生产工艺及结果讨论。     

同步时序逻辑电路设计步骤研究

通过对时序逻辑电路设计部分教学过程的设计步骤分析研究,强化了原始状态的确定在设计过程中的重要性,在清晰设计思路,强化时序逻辑电路经典的设计方法的同时,补充了与实践应用相关的设计实例,完善了时序逻辑电路的设计步骤。     

混合级I2L三值逻辑电路的简化设计

Ｉ＾２Ｌ电路的特点是可以谁地进行电流加减,从而实现多值逻辑运算。将门级逻辑和开关级逻辑特点结合起来,对混合级Ｉ＾２Ｌ三值逻辑的设计进行了探讨,提出了简化电路的相应设计原则。     

“数字逻辑电路实验”课程改革

本文以"数字逻辑电路实验"课程改革为背景,论述了电子信息科学与技术专业数字逻辑电路实验进行教学内容和教学模式改革的思路,强调了从验证性实验改为分析设计性实验,并介绍了实施改革的效果.由此可以看出提高学生的创新精神和实践能力必须贯彻到每一门课程中.