共查询到10条相似文献,搜索用时 31 毫秒
1.
2.
3.
介绍一种采用复杂可编程逻辑器件(CPLD)对正交编码信号采集和处理的设计.为提高光电增量编码器的解码精度,以CPLD为控制核心,设计信号采集、信号处理和硬件驱动3个模块.采用VHDL硬件描述语言设计信号处理模块,将其划分为滤波器、鉴相倍频器、计数器,并进行仿真和实验验证.结果表明该设计运行稳定、反馈精度高、可靠性强,分辨率可达0.09°. 相似文献
4.
为确保电力通信系统数据的可靠传输,需要在数据链路中加入差错检测码。依据电子式电流互感器标准IEC60044-8的链路层规则,针对帧格式的CRC循环冗余校验码,在串行实现的基础上设计了8位并行CRC逻辑电路,并在FPGA上得到实现。与串行CRC相比,并行的编码速度大为提高。这种编码具有很高的实时性,满足了IEC60044-8标准所规定的快速性要求,达到了预定的目标,可方便地应用于电力通信系统,具有广泛的推广应用价值。 相似文献
5.
6.
7.
循环冗余校验(Cyclic Redundancy Check, CRC)具有检错能力强,运算简单,易于直接用硬件数字电路实现的特点。在完善CRC校验码生成原理模型的基础上,研究了信息系统传输带CRC校验码数据包的一般过程,提出了三种计算数据包CRC校验码的技术方法,在ADI公司DSP软件集成开发仿真测试环境中,设计了一组嵌入式程序,生成了符合ITU组织CRC16 ITU-T V.41标准的CRC校验码码表,分析并总结了CRC校验码码表元素的工程含义和应用方法,研究了两种计算数据包CRC校验码工程实现方法的技术特点,并验证了它们的正确性、一致性和有效性。 相似文献
8.
为抵抗复杂传输环境对通信数据造成的影响,对循环冗余校验码CRC这一通信系统中常用的差错控制技术展开研究,设计一套算法在软硬件层面深入挖掘CRC的潜力。在简介循环冗余校验基本原理的基础上,以国际标准CRC-16为研究对象,分析编码和解码过程,在Quartus II上开发平台,运用Verilog硬件描述语言实现CRC的编码与解码。采用Modelsim软件进行仿真验证,结果表明所设计算法的正确性。算法基于可编程硬件技术实现CRC编码与解码,具有运行速度快、容易迁移的优点。 相似文献
9.
基于FPGA的星载计算机自检EDAC电路设计 总被引:1,自引:0,他引:1
为了消除空间环境中单粒子翻转(SEU)的影响,目前星载计算机中均对RAM存储单元采用检错纠错(EDAC)设计.随着FPGA在航天领域的广泛应用,FPCA已成为EDAC功能实现的最佳硬件手段.本文介绍了EDAC的编码和实现,提出一种功能完善的、具有自检、自纠错功能的EDAC电路设计,并采用仿真工具对该EDAC电路的功能进行了验证. 相似文献
10.