一种基于90 nm SiGe BiCMOS工艺的4×112 Gbit/s PAM-4跨阻放大器

基于90 nm SiGe BiCMOS工艺,设计了一种高速(4×112 Gbit/s)四阶脉冲幅度调制跨阻放大器电路。为了兼顾高带宽和低噪声,采用了并联反馈架构的输入级电路。提出一种新颖的基于双吉尔伯特单元的可变增益放大器结构来适应宽动态范围的输入电流。电路利用射级退化技术来提高带宽和改善线性度。芯片测试结果表明,光接收前端链路可以实现最大74 dBΩ的跨阻增益,带宽为32 GHz,输入参考噪声电流密度为5.6 pA·Hz^-1/2,高至3 mA的输入电流峰峰值下总谐波失真小于5%。跨阻放大器芯片进一步集成至400G QSFP-DD模块,测试结果表明,模块性能满足400G以太网FR4标准的灵敏度和传纤距离要求。     

10 Gbit/s GaAs 跨阻前置放大器

GaAs基pHEMT工艺适合于制作10Gbit／s速率的高速前置放大器电路。完成了工作于10Gbit／s速率的跨阻前置放大器电路的器件设计、电路设计,电路采用了串联电感L技术,有效地提高了工作带宽。模拟工作带宽达到9．0GHz,跨阻增益达到58dBt2。电路采用0．2pmGaAs基pHEMT电子束直写T型栅工艺制作。对制作的电路进行了电测试,可工作于10Gbit／s的速率。     

一种基于SiGe BiCMOS工艺的单片集成光接收机前端放大电路

基于0.13μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和系统稳定性。经仿真与测试,该设计增益达到69.9 dB,带宽为19.1 GHz,并在工业级芯片工作温度(-40℃~+85℃)下带宽误差不超过0.1%。该芯片工作时需要的供电电流为45 mA,功耗为81 mW,信号抖动RMS值为5.8 ps,具有良好的性能和稳定性。本设计提供了一种能够适用于100 Gbit/s(25 Gbit/s×4线)光互连系统的设计方案,具有广泛的应用前景。     

10Gb/s光接收机跨阻前置放大器芯片设计研究

采用0.18 μm BiCMOS工艺设计并实现了一种高增益、低噪声、宽带宽以及大输入动态范围的光接收机跨阻前置放大器.在寄生电容为250 fF的情况下,采用全集成的四级放大电路,合理实现了上述各项参数指标间的折中.测试结果表明:放大器单端跨阻增益为73 dB,-3 dB带宽为7.6 GHz,灵敏度低至-20.44 dBm,功耗为74 mW,最大差分输出电压为200 mV,最大输入饱和光电流峰-峰值为1 mA,等效输入噪声为17.1 pA/√Hz,芯片面积为800 μ.m×950μm.     

一种跨阻放大器的设计

文章提出了一种基于调节型共源共栅电路结构（RGC）的跨阻放大器,采用0.5μm的标准互补型金属氧化物半导体（CMOS）工艺进行设计,仿真。测试结果表明,该电路具有69.93dB的跨阻增益,830MHz的-3dB带宽。在输入电流为1μA时,其输出电压的动态摆幅达到4.5mV,在5V电源电压下功耗仅为63.16mW。     

用于PDIC的跨阻放大器的优化设计

提出了一种用于PDIC的跨阻放大器.电路由三级相同的推挽放大器级联而成,每级均采用一动态电阻对负载进行补偿,以提高放大器的相位裕度.反馈电阻由一栅极受控的PMOS管替代,避免了大尺寸多晶硅电阻引入的附加相移,增加了电路的稳定性.采用XFAB 0.6μm CMOS工艺提供的PDK,在Cadence Spectre环境下进行电路设计、仿真验证.仿真结果表明,电路的增益、带宽及稳定性均得到满意结果.

Abstract：

Presented is a transimpedance amplifier for PDIC.The designed amplifier is configured on three identical push-pull amplifier stages that use an active load compensated by an active resistor to improve the phase margin of the amplifier.The feedback resistor is replaced by a PMOS transistor which is biased by the gate voltage.The replacement not only avoids the phase-shift introduced by the large ploy-resistor but improves the stability performance of the transimpedance amplifier.Based on XFAB's 0.6 μm CMOS,circuit design and simulation were performed by using Cadence Spectre.The simulation results show that the gain,bandwidth and stability of the amplifier all achieve good performance.     

基于55 nm CMOS工艺的2.5 Gbit/s高灵敏度跨阻放大器

基于55 nm CMOS工艺,设计了一种工作速率为2.5 Gbit/s的高灵敏度跨阻放大器(TIA)。TIA输入级电路采用三级反相器级联结构。为了提高动态范围,采用了双自动控制增益(AGC)电路来调节反馈电阻阻值。输入级电路后级的三级差分放大器进一步放大电压信号,并运用有源电感峰化技术来提高带宽,最后进行缓冲器输出。为了降低跨阻放大器的噪声,设计了基准带隙电路和电压偏置电路,采用温度补偿技术来保证芯片的温度稳定性。电路仿真结果表明,在误码率BER=1×10-12情况下,TIA的后仿真灵敏度为-30.2 dBm, 跨阻增益为87.5 dBΩ,带宽为1.8 GHz。在3.3 V电压的条件下,功耗为119.4 mW。     

一种基于40 nm CMOS工艺的40 Gbit/s低噪声跨阻放大器

采用40 nm CMOS工艺,设计了一个工作在40 Gbit/s数据速率的高速低噪声跨阻放大器(TIA)。为了同时兼顾噪声和带宽性能,创造性提出了一种多级串联跨阻放大器结构。输入级采用基于反相器结构的伪差分跨阻放大器,通过增加反馈电阻来减小输入电流噪声,第二级的前向运放用来抑制后级均衡器的噪声,第三级用连续时间线性均衡器(CTLE)对前级不足的带宽进行补偿,后面的三级限幅放大器(LA)对电压信号进一步放大。限幅放大器利用并联电感峰化技术和负跨导技术来提高带宽和增益。最终,信号由输出驱动器(OD)输出到片外,输出驱动器采用T-COIL技术。仿真结果表明,整条链路可以实现84 dBΩ和63 dBΩ的跨阻增益,带宽分别为31 GHz和34 GHz,输入电流积分噪声(rms)为1.75 μA。     

基于标准BiCMOS工艺的1.5Gbit/s调节型共源共栅光接收机

基于IBM 0.18μm SiGe Bi CMOS标准工艺设计实现了一种高速、低功耗的光接收机前端模拟电 路。接收机芯片包括调节型共源共栅 (RGC) 跨阻放大器(TIA)、四级限幅放大器(LA)和 输出缓冲 电路(buffer)。采用高跨导SiGe异质结双极晶体管(HBT)作为输入级的RGC TIA有效隔离了 探测器结电容和输入寄生电容的影响,更好地拓展了光接收机的带宽。仿真结果表明,在1.8V电源电 压供电下,驱动50Ω电阻和10pF电容负载时 ,光接收机前端的跨阻增益为76.67dB带宽为2.1GHz 。 测试结果表明,光接收机前端电路的－3dB带宽为1.2GHz,跨阻增 益为72.2dB,在误码率(BER)为10－9的条件 下,光接收机实现了1.5Gbit/s的数据传输速率。在1. 8V电源电压 下,芯片功耗仅为44mW,芯片总面积为800 μm×370μm。     

A 25-Gb/s inductorless SiGe BiCMOS receiver for 100-Gb/s optical links

This paper presents the design and measurements of a 25-Gb/s inductorless optical receiver in a 0.25-μm SiGe BiCMOS process for 100-Gb/s (25-Gb/s × 4 lines) Ethernet. As the first stage of the proposed optical receiver, a transimpedance amplifier (TIA) employing a pseudo-differential structure with a feedback resistor incorporates DC offset cancellation (DOC) to enhance the input dynamic range. Cascaded by the improved two-stage limiting amplifiers and a 50-Ω output buffer, the receiver achieves high differential swings. For a bit-error rate (BER) of 10⁻¹² at 25 Gb/s, the measured transimpedance gain, bandwidth, sensitivity, and output swing are 63.17 dBΩ, 20.7 GHz, −10.3 dBm, and 352.7 mV, respectively. The power consumption of the entire receiver is 111.6 mW and the core area of the die is 640 μm × 135 μm.     

370～390 MHz SiGe BiCMOS功率放大器设计

给出了应用于"Witone数字集群移动通信系统"的移动用户台发射部分的功率放大器的设计。该功率放大器基于AMS 0.35μm SiGe BiCMOS工艺,采用单端两级放大结构,工作于AB类。测试结果显示,设计的功率放大器的功率增益为22.9 dB,输入1 dB压缩点功率为-10.1dBm,对应的输出功率为11.8 dBm,饱和输出功率25.5 dBm,最大功率附加效率18.6%。     

1OGb/s SiGe光接收机限幅放大器

给出了一个利用IBM 0.5μm SiGe BiCMOS工艺实现的10Gb/s限幅放大器.在标准的3.3V电源电压,功耗为133.77mW.在31dB的输入动态范围内,可以保持980mVpp恒定输出摆幅.     

基于电感并联峰化的宽带CMOS跨阻前置放大器

提出了一种基于TSMC0.18μm CMOS工艺的低噪声、低功耗的10Gb/s光通信接收机跨阻前置放大器(TIA)的设计。该TIA电路采用具有低输入阻抗的RGC(regulated cascode)结构作为输入级。同时,采用电感并联峰化和容性退化技术扩展TIA电路的带宽。当光电二极管电容为250fF时,该电路的-3dB带宽为9.2GHz,跨阻增益为57.6dBΩ,平均等效输入噪声电流谱密度约为16.5pA/(Hz)(1/2)(0～10GHz),电路的群时延为±20ps。在1.8V单电源供电时,功耗为26mV。     

2.5Gb/s CMOS低噪声有源电感反馈跨阻放大器

分析各种结构前置放大器性能的基础上,给出了一个应用于2.5 Gbit/s光纤通信系统的,基于CMOS工艺的共栅结构跨阻放大器。为了减小输入等效噪声电流和提高带宽,采用了有源反馈和有源电感代替传统结构中的电阻反馈。测试结果表明,该电路具有61.8 dB的跨阻增益,2.01 GHz的带宽,输入等效噪声电流为9.5 pA/Hz～(1/2),核心电路功耗仅为3.02 mW。     

用于WCDMA发射机系统的SiGe BiCMOS上变频混频器

设计了一种用于WCDMA发射机系统的1.95 GHz上变频混频器。电路采用传统的双平衡吉尔伯特结构,并引入电流注入和多双曲正切技术,实现了较高的转换增益和线性度。基于宏力0.18μm SiGe BiCMOS工艺,对电路进行仿真。结果显示,该双平衡有源混频器转换增益约为6 dB,1 dB输出线性度约为4 dBm,噪声在15 dB左右,表明该电路达到基本性能要求。     

Fabrication of Transimpedance Amplifier Module and Post‐Amplifier Module for 40 Gb/s Optical Communication Systems

The design and performance of an InGaAs/InP transimpedance amplifier and post amplifier for 40 Gb/s receiver applications are presented. We fabricated the 40 Gb/s transimpedance amplifier and post amplifier using InGaAs/InP heterojunction bipolar transistor (HBT) technology. The developed InGaAs/InP HBTs show a cut‐off frequency (f_T) of 129 GHz and a maximum oscillation frequency (f_max) of 175 GHz. The developed transimpedance amplifier provides a bandwidth of 33.5 GHz and a gain of 40.1 dBΩ. A 40 Gb/s data clean eye with 146 mV amplitude of the transimpedance amplifier module is achieved. The fabricated post amplifier demonstrates a very wide bandwidth of 36 GHz and a gain of 20.2 dB. The post‐amplifier module was fabricated using a Teflon PCB substrate and shows a good eye opening and an output voltage swing above 520 mV.     

应用于WCDMA的双频单片SiGe BiCMOS功率放大器

采用0.18μm SiGe BiCMOS工艺设计实现了一款用于3GPP WCDMA 850/2100(band-I/band-V)的双频单芯片功率放大器(PA)。PA采用单端共射级3级级联的结构,具有带模拟开关的片上偏置电路,通过控制偏置电流对两个PA工作状态进行切换。制造的芯片面积为1.82 mm×2.83 mm,片上集成了开关电路、偏置电路和输入匹配、级间匹配电路。在3.3 V电源电压下测试结果表明,对于band-V(CLR)频段,PA的线性输出功率P1 dB为28.6 dBm,5 dBm输入时,功率附加效率PAE,为34%。对于band-I(IMT)频段,PA的P1 dB为26.3 dBm,PAE为31%。