采用约束性逐级低温退火实现碳化硅与硅的低应力异质键合

基于直接键合方法,通过约束性逐级低温退火实现了碳化硅与硅的低应力异质键合,得到了翘曲度小于5μm、平均应力约32 MPa、键合完整性极高的6英寸(1英寸=2.54 cm)晶圆。通过水接触角测试、红外图像检测、翘曲度和应力测试、扫描电子显微镜(SEM)、能量色散谱仪(EDS)等分析了键合结果,并采用“刀片法”测试其键合面的键合能。键合完成的晶圆具有键合完整性高、键合强度强、晶圆应力小等特点。通过对比晶圆表面材料、退火温度、退火方式等相关的实验结果,对该低应力异质键合技术的工艺原理进行了解释。该技术路线对Si和SiC的三维集成有重要意义,且该方法可以推广用于更多种类材料的低应力异质键合。     

声表面波器件晶圆键合工艺研究

声表面波器件向小型化、集成化、更高性能方向发展,需要制作复合单晶薄膜和采用晶圆级封装。该文针对关键工艺中的晶圆键合工艺开展研究,提出工艺要求,简述有关键合工艺要求和设备特点,并进行了金属键合工艺验证。实验证明,设备和工艺能满足产品封装要求。     

晶圆叠层3D封装中晶圆键合技术的应用

论述了晶圆叠层3D封装中的典型工艺——晶圆键合技术,并从晶圆键合原理、工艺过程、键合方法、设备要求等方面对其进行了深入探讨;以期晶圆叠层3D封装能够应用到更加广泛的领域。     

用于MEMS器件的键合工艺研究进展

随着MEMS器件的广泛研究和快速进步,非硅基材料被广泛用于MEMS器件中.键合技术成为MEMS器件制作、组装和封装的关键性技术之一,它不仅可以降低工艺的复杂性,而且使许多新技术和新应用在MEMS器件中得以实现.目前主要的键合技术包括直接键合、阳极键合、粘结剂键合和共晶键合.     

面向三维集成的等离子体活化键合研究进展

三维集成技术已成为促使半导体芯片步入后摩尔时代的重要支撑。晶圆直接键合技术无需微凸点和底充胶填充工艺,依靠原子间相互作用力即可实现高密度与高强度互连,是三维集成发展的重要研究方向之一。其中等离子体活化作为一种高效的表面处理手段,是晶圆低温键合的关键。针对等离子体活化低温键合技术在半导体芯片同质或异质键合中的研究进展进行了综述,主要介绍了等离子体活化在硅基材料直接键合及金属-介质混合键合中的作用机理和键合效果,进而对该技术的未来发展趋势进行了展望。     

垂直结构GaN基LEDs热压键合应力损伤分析

热压键合是垂直结构LED制备的关键工艺步骤,通过TEM,PL,Raman等测试手段,探讨热压键合造成的应力损伤、GaN材料缺陷、LED内量子效率以及反向漏电间的内在联系,研究以键合引起的应力诱导垂直结构GaN基LED光电特性的退化机制,探讨应力损伤对垂直结构GaN基LED光电特性的影响.实验结果表明,热压键合过程会在GaN材料内产生GPa量级的残余应力,在量子限制strark效应作用下,GaN材料辐射复合效率发生明显退化;同时热压键合应力还会诱发GaN材料位错密度的增加,最终导致LED反向漏电增大.     

表面翘曲度对晶圆直接键合的影响

根据薄板弯曲理论,推导出晶圆表面翘曲度及夹具形状影响晶圆直接键合的理论公式,很好地解释了晶圆材料性质及尺寸大小对直接键合的影响.利用理论公式比较了晶圆在外压力和无外压力作用下翘曲度对晶圆直接键合的不同影响,结果表明晶圆键合后的形状由晶圆的初始形状及键合所用的夹具决定.最后应用有限元进行了仿真分析,仿真结果表明,晶圆存在一定翘曲度时施加合适的外压力将有助于晶圆的直接键合.     

新产品

3D集成技术 直接键合互连（DBI）技术能可靠、可重复、低成本地实现晶圆与晶圆、芯片与晶圆的键合,而不需要可能降低成品率并增加工艺成本的高温压缩技术。这种键合技术将使得3DIC集成成为主流技术。DBI将镍镀到减薄工艺后暴露出来的钨或铜TSV,或后道的金属铝或铜的上面,提供了足够的平整度,获得牢固可靠的键合。     

硅片的直接键合

本文叙述有关硅片的直接键合技术工艺过程,键合特性及其应用.它是将已知的玻璃封接技术应用到硅片上,键合强度和键合电特性都很好,可适用于功率器件和传感器.但是这技术出现不久,基本特性不十分清楚有待今后进一步发展.一、引言硅片直接键合是不须要粘接剂及其他材料介入而由同样两片硅片直接键合的技术.基本上是将两片相同的经过镜面处理的硅片洗净,直接接触,键合的方法只须经过热处理就能     

晶圆低温直接键合技术研究进展

晶圆低温直接键合技术与传统键合方式相比具有对晶片及器件损伤小、无中介层污染、无需外部电场辅助等优势,在功率型半导体光电及电力电子器件、大功率固体激光器、MEMS、光电集成等领域具有巨大的应用潜力.文章从低温直接键合技术的发展历程入手,重点介绍了湿法疏水键合、湿法亲水键合和等离子体活化键合的物理化学机制.系统阐述了低温直接键合的工艺流程和键合强度的表征方法,探讨了低温直接键合的技术发展趋势,并对低温直接键合工艺的改善和创新应用拓展进行了展望.     

基于UV光照的圆片直接键合技术

研究了UV辅助活化与湿化学清洗活化相结合的圆片直接键合技术,并利用红外测试系统、单轴拉伸测试仪和场发射扫描电子显微镜,结合恒温恒湿实验、高低温循环实验对键合质量进行了测试.结果表明,采用该技术可以实现较好的圆片直接键合,提高键合强度,控制合适的UV光照时间可以获得更高的强度,对键合硅片进行恒温恒湿和高低温交变循环处理后,硅片仍能保持较高的键合强度.因此,该工艺对于改进圆片直接键合技术是行之有效的,具有很大的应用潜力.     

圆片键合强度测试方法分析

介绍了三种典型的圆片键合强度表现形式:抗拉强度、剪切强度和粘接强度.针对每种表现形式的特点,分析了相应的测试方法.抗拉和剪切强度以力为表征,主要的测试方法是一维直拉法,可测78.4 MPa强度以下的键合样件,但是测试样件制备要求比较严格;粘接强度是以能量形式表征键合强度,可以从本质上了解键合质量,主要测试方法是DCBT法.但是DCBT法需要精确计算所做的功,对测试设备要求较高.因此,抗拉和剪切强度主要应用于生产实际中而粘接强度侧重于科研工作.     

Transfer of semiconductor and oxide films by wafer bonding and layer cutting

Material integration by wafer bonding and layer transfer is one of the main approaches to increase functionality of semiconductor devices and to enhance integrated circuits (IC) performance. Even though most mismatches such as different lattice constants betweeen bonding materials present no obstacle for wafer direct bonding, thermal stresses caused by thermal mismatches must be minimized by low temperature bonding to avoid debonding, sliding or cracking. In order to achieve a strong bond at low temperatures, two approaches may be adopted: 1) Bonding at room temperature by hydrogen bonding of OH, NH, or FH terminated surfaces followed by polymerization to form covalent bonds. Within this approach the key is to remove the by-products of the reaction at the bonding interface. 2) Direct formation of a covalent bond between clean surfaces without adsorbents in ultra high vacuum conditions. Low temperature bonding allows bonding processed wafers for technology integration. Layer transfer requires uniform thinning of one wafer of a bonded pair. The most promising technology involves a buried embrittled region by hydrogen implantation. A layer with a thickness corresponding to the hydrogen implantation depth is then transferred onto a bonded desired substrate by either splitting due to internal gas pressure or by forced peeling as long as the bonding energy is higher than the fracture energy in the embrittled region at the layer transfer temperature. This approach is quite generic in nature and may be applied to almost all materials. We have found that B+H co-implantation and/or H implantation at high temperatures can significantly lower the splitting temperature. However, the wafer temperature during H implantation has to be within a temperature window that is specific for each material. The experimentally determined temperature windows for some semiconductors and single crystalline oxides will be given.     

PECVD oxide as intermediate film for wafer bonding: Impact of residual stress

The deposition rate, the etch rate in a HF-based solution and the residual internal stress of PECVD oxides are systematically analysed for various deposition conditions and post-anneal treatments. Rapid thermal anneal (RTA) at a temperature over 900 °C for 15 s is proven to be the most efficient to reduce the residual stress in the film and its etch rate in BHF solution, as well as to enhance its long term stability. The reduction of the internal stress in PECVD oxide is mandatory to minimize the wafer bow which degrades the wafer bonding quality. Bonded samples show that the resulting surface energy tends to vary inversely with the elastic energy stored by the conformation of the wafers during the direct bonding. About 45 μm wafer bow (3 inch wafer, 380 μm-thick) comes out as an upper bow limit, preventing direct bonding to occur. The use of a RTA step following the PECVD oxide layer deposition is demonstrated to be an efficient technological solution to minimize the wafer bow and thus maximize the bonding surface toughness. The experimental results presented in this paper highlight the importance of monitoring the residual stress in intermediate oxide layers to assure high quality and reliable bonding and thus future three-dimensional integration.     

硅/玻璃紫外固化中间层键合

利用玻璃的透光特性和紫外固化的成熟技术,研究了一种使用紫外固化胶作为中间层的玻璃/硅室温键合工艺.通过选择一定波段的紫外固化胶,旋涂紫外胶后使用365nm光刻机作为紫外光源控制紫外固化,从而实现了硅/玻璃的中间层键合.分析测试结果表明,紫外固化辅助的中间层键合可以成功应用于硅/玻璃键合,中间层厚5～6μm,键合强度达到26MPa.该工艺只需室温条件,简单高效,成本低廉,无需额外的压力或电场,对于硅/玻璃低温键合封装具有潜在的应用价值.     

导电胶粘接可伐载板工艺的仿真与优化

导电胶是一种很有潜力的互连材料,其粘接可靠性是制约其应用的主要因素。基于对某混频模块粘接失效的分析,探索温度试验条件及载板尺寸对可伐载板粘接可靠性的影响。通过仿真和试验设计,研究不同温度试验条件下不同尺寸载板在粘接界面处的应力分布情况,并优化了可伐载板粘接工艺。结果表明,温度试验条件越严苛,载板尺寸越大,可伐载板粘接可靠性越差,可采取环氧绝缘胶加固或柔性导电胶粘接的方式对其粘接工艺进行优化。     

直接键合四结GaAs太阳电池研究

晶圆直接键合技术由于能将表面洁净的两个晶圆集成到一起,从而可以用来制备晶格失配 III-V族多结太阳电池。为了制备GaInP/GaAs/InGaAsP/InGaAs四结太阳电池,需采用具有低电阻率的GaAs/InP键合界面,从而实现GaInP/GaAs和InGaAsP/InGaA上下两个子电池的电学导通。我们设计并研究了具有不同掺杂元素和掺杂浓度的三种键合界面,并采用IV曲线对其电学性质进行表征。此外,对影响键合界面质量的关键工艺过程进行了研究,主要包括表面清洗技术和键合参数优化,例如键合温度、键合压力和键合时间等。最终制备出的键合四结GaInP/GaAs/InGaAsP/InGaAs太阳电池在AM0条件下效率最高达33.2%。     

Si面键合技术及其应用

回顾了Ｓｉ面键合技术的历史，研究了国外此工艺技术发展过程与趋势，分析了Ｓｉ面直接键合技术的特点和它在压电与声光器件中的应用。     

面向三维集成应用的Cu/SiO2晶圆级混合键合技术研究进展

Cu/SiO₂混合键合技术被认为是实现芯片三维集成和高密度电学互连的理想方案,但由于其需兼顾介质和金属两种材料的键合,目前鲜有自主开发且工艺简单、成本低廉的混合键合方案的报道。文章归纳了现有的晶圆级键合技术,包括直接键合、活化键合以及金属固液互扩散键合,分析了其应用于混合键合技术的可能性。进一步总结了近年来部分Cu/SiO₂混合键合技术的研究进展,从原理上剖析该工艺得以实现的关键,为国内半导体行业占领此高端领域提供一定的参考。