具有开关电容单元的电感集成Boost变换器

为提高传统Boost变换器的电压增益,降低开关管电压应力,减小变换器损耗,将开关电容和开关电感应用在传统Boost变换器中,提出一种具有开关电容单元的电感集成Boost变换器。利用开关电感与开关电容替代传统Boost变换器中的储能电感与滤波电容,并对开关电感进行了耦合集成。分析了变换器的工作模态,推导得到了变换器电压增益表达式,并研究了电感串联等效电阻对变换器电压增益的影响;分析了开关管电压应力与电感电流纹波的大小。与传统Boost变换器相比,具有开关电容单元的电感集成Boost变换器的电压增益增加一倍,开关管电压应力减小了一半,电流纹波减小接近1/2。样机实验结果验证了理论分析的正确性,表明具有开关电容单元的电感集成Boost变换器具有优良的综合性能。     

带开关电容网络的交错并联磁集成电感Boost变换器

针对传统交错并联Boost变换器电压增益低、开关管电压应力高、电感电流纹波大等问题,提出一种新型交错并联Boost变换器。该变换器用2个开关电感单元分别代替储能电感L₁和L₂,并对开关电感进行耦合集成,在此基础上增加了1个二极管和2个电容构成开关电容网络。分析了变换器在不同占空比下的工作模态,推导了电压增益公式,分析了开关管电压应力和电感电流纹波的大小。与传统交错并联Boost变换器相比,该变换器性能得到明显提升,尤其在占空比D>0.5的情况下电压增益是传统交错并联Boost变换器的3（1+D）倍,开关管的电压应力减小了2/3,电感电流纹波也减小近一半。最后实验验证了理论分析的正确性。表明带开关电容网络的交错并联磁集成电感Boost变换器有着优良的工作性能。     

新型级联型磁集成开关电感高增益Boost变换器

为了提高传统级联Boost变换器的电压增益、减小支路电感电流纹波,减弱开关管电压应力、减小变换器的体积,本文将磁集成技术、开关电感和储能电容应用到级联Boost变换器中,提出了新型级联型磁集成开关电感高增益Boost变换器。通过引用两个开关电感和储能电容可以使本文提出的变换器的电压增益提高为传统级联Boost变换器的4倍。利用磁集成技术合理设计出耦合电感系数不仅可以有效减小变换器电感支路的电流纹波与开关器件的电压应力,同时还提高了系统暂态响应速度,减小了变换器的体积重量,从而提高变换器的电气性能。仿真和实验结果验证了理论分析的正确性。     

光伏微逆变器前级磁集成高增益直流变换器研究

针对光伏微逆变器需要高增益Boost变换器的要求,为了提高传统Boost变换器电压增益,降低开关管电压应力,减小变换器损耗,提出了一种新型磁集成开关电感/开关电容单元Boost变换器,该变换器具有较高电压增益和低电压应力。并针对开关电感单元含有多个分立电感,导致变换器体积增大且输出电流纹波恶化的问题,利用平面磁集成技术对开关电感进行耦合设计,有效降低了变换器电感电流纹波,提高了转换效率。制作了1台原理样机,实验结果证实了理论分析的正确性。     

具有LCL单元的磁集成Boost变换器

提出一种由2个电感、一个电容和2个二极管组成的LCL单元,利用该单元的储能作用,提高升压变换器的电压增益.应用磁集成技术对电感进行耦合集成,降低电感电流纹波.为进一步增加电压增益、减小开关管的电压应力引入电容C2.分析了变换器的工作原理,推导了电压增益公式、开关器件的电压应力和电感电流纹波.与传统Boost变换器相比,...     

交错并联磁集成开关电感高增益Boost变换器

为了提高Boost变换器电压增益、减小支路电感电流纹波、减弱开关管电压应力、减小变换器体积,提出了一种新型带有开关电感及开关电容的交错并联磁集成Boost变换器.相对于传统交错并联Boost变换器而言,利用2个开关电感单元代替储能电感,2个电容及4个二极管构成开关电容,对所提出的拓扑进行理论分析、仿真及实验验证.结果表...     

交错并联磁集成开关电感高增益Boost变换器的研究

为了提高传统Boost变换器的电压增益和暂态响应速度,同时减小电感支路的电流纹波和变换器的体积重量,将磁集成技术、交错并联技术以及开关电感和储能电容应用到传统Boost变换器中,提出了交错并联磁集成开关电感高增益Boost变换器.其中通过引用开关电感和储能电容可以使所提变换器的电压增益提高到传统Boost变换器的2倍;...     

磁集成高增益Zeta变换器研究

针对传统升压变换器升压能力不足的问题,提出一种改进型磁集成高增益Zeta变换器.分析了该变换器的工作原理以及工作模态,推导了输出电压增益公式,分析了二极管、开关管、电容的电压应力,引入磁集成技术对电感进行耦合,减小了变换器体积和电感电流纹波.与传统Zeta变换器相比,电压增益提高了(3D+1)/D倍,电感电流纹波减小1...     

磁集成开关电感高增益级联Boost变换器

提出一种改进型具有开关电感单元的磁集成高增益级联Boost变换器,该级联变换器采用开关电感单元代替传统级联Boost变换器的储能电感并将电感进行耦合集成.改进后的变换器较传统Boost变换器的电压增益提高(1+D)2/(1-D)倍,较传统级联Boost变换器的电压增益提高(1+D)2倍,且电感电流纹波减小到其15％以下...     

应用于光伏发电的开关电感电容DC-DC变换器

通过将开关电感电容单元引入交错并联Boost变换器,提出了一种高增益开关电感电容组合Boost拓扑交错并联DC-DC变换器,同时将变换器中的4个电感进行了磁集成,分析了变换器的工作模态,对变换器的工作性能进行分析,推导得到了变换器的电压增益和开关管的电压应力;具体分析了电感集成后的等效稳态电感和等效暂态电感,给出了基于变换器电感电流稳态电流纹波和动态响应的耦合电感设计准则,最后通过实验验证的方式,证明了理论分析的正确性.     

开关磁阻电动机功率变换器设计

分析了两种常用的四相开关磁阻电动机(Switched Reluctance Motor,简称SRM)功率变换器主电路;给出了新型功率变换器主电路.结合对5.5 kW四相SRM调速系统的研制实践,通过增加DC/DC变换器来提高放电电压加速绕组放电,改善电流波形,提高输出功率.最后给出了实验结果.     

开关电容滤波器的设计

以低通开关电容滤波器为例介绍了开关电容滤波器的工作原理及特点,并对其设计方法进行了详细分析和探讨.     

Low‐voltage rail‐to‐rail switched buffer topologies

This paper presents some CMOS rail‐to‐rail low‐voltage (1.2 V) switched buffer topologies, to be used as input stages in switched‐opamp circuits. The main buffer is based on the use of an op‐amp featuring rail‐to‐rail input and output swing with constant transconductance over the input common mode voltage. The designed buffer exhibits a total harmonic distortion of about ‐61 dB for 5 MHz clock frequency with 2 V_pp input amplitude. Its characteristics have been compared with those of other rail‐to‐rail switched buffers, based on the main CMOS OTA (simple, symmetrical, Miller), showing good distortion even at frequencies in the MHz range and satisfying the requirements for the series switches. Copyright © 2001 John Wiley & Sons, Ltd.     

一种新型开关电感、开关电容的高增益Boost变换器

为提高DC-DC工作增益,提出一种基于开关电感/电容的新型高增益Boost变换器。该新型变换器综合了开关电感和开关电容的优点,降低功率元件的电压应力,实现对导通电阻较小的功率元件的选择,减小功率元件的导通损耗,使得变换器能应用于增益较大、元器件电压应力较小的场合。基于开关电感/电容的新型高增益Boost变换器的工作原理进行理论分析,并设计制造了一台原理样机。通过和实验验证了理论分析的正确性。     

具有降压单元的磁集成组合Buck变换器的研究

通过对Buck变换器和Buck-Boost变换器中的储能元器件进行分析,从中构造出2种开关电感降压单元,分析了降压单元的工作原理,探讨了降压开关电感结构与升压开关电容结构之间的对偶关系.从二次型Buck变换器中提取前级降压单元,将其与2种降压开关电感单元进行组合,从而提出了一种具有降压单元的新型组合Buck变换器.通过...     

On‐line estimation of switched reluctance motor parameters

This paper addresses the problem of on‐line parameter estimation of switched reluctance motors and provides, to the best of the authors' knowledge, the first result that takes into account the dynamics of both electrical and mechanical subsystems. Based on a widely‐used standard model of the motor and establishing a reasonable structure for modeling the unknown load torque, a linear parametric model is derived and a 2‐stage identification scheme is proposed and implemented with the recursive least‐squares algorithm with forgetting factor. It is assumed that stator voltages and currents and rotor position and speed are available through measurements. Numerical simulations and experimental tests are included for a 3‐phase 12/8 switched reluctance motor. The results show a good performance of the proposed methodology, and the estimated parameters are validated through their use in a closed‐loop control scheme. Key features of the proposed solution are that it does not rely on locked‐rotor tests nor does it assume previous knowledge of the magnetization curves of the motor. The estimation scheme is intended to improve the performance and efficiency of currently available control algorithms, and it is potentially useful for the design of selfcommissioning switched reluctance drives, ie, drives that can automatically adjust the controller parameters for a wide range of motors and loads.     

对降低SR电机振动和噪声的两步换相法的实验分析

基于SR电机定子振动特性频域和时域实验结果,对角度位置控制（APC）和电压PWM工况下“两步换相法”的有效性及局限性进行了实验分析。研究表明,SR电机定子振动具有多个主振型,如何从总体最大限度地降低定子振动出发优化两步换相的时间间隔是值得进一步研究的问题;电压PWM方式斩波期间电流关断引起的冲击振动和位置换相引起的冲击振动一样,均可通过两步换相法抑制,但在斩波期间的每一斩波段采用两步换相法有一定的局限,当斩波频率设计值较高或电机固有频率较低时不宜采用,因此应进一步研究电压PWM方式下振动抑制的策略。     

Low power switched‐current circuits with low sensitivity to the rise/fall time of the clock

The switched‐current (SI) technique permits realizing analog discrete‐time circuits in standard digital CMOS technology. A very important property of the analog part of a system on a chip is the possibility it offers for realizing some functions of a digital circuit, but with reduced power consumption. In this paper, a low power SI integrator is presented. It is shown that an integrator consuming a fraction of a milliwatt can be designed in 0.35µm CMOS technology with the use of narrow transistor channels, and with the channel length as a design parameter. The impact of the rise/fall time of the clock signal on the integrator operation is observed. It is shown that this effect can be reduced when the proper switch dimensions are taken for the integrator. Analysis and measurements of the integrator noise are presented. The integrator was built with equal size transistors, yielding less sensitivity to variations in production parameters. An experimental chip in 0.35µm CMOS technology was fabricated, and measurements are compared with results obtained during analysis and simulations. In order to verify the properties of the designed integrator experimentally, a first‐order filter is built with the use of elementary cells on the chip. Copyright © 2008 John Wiley & Sons, Ltd.     

开关混合式电动机系统的稳态分析模型

首次建立了三相开关混合式电动机系统的数字模型，并用电路分析法，从电动机的实际工作状态出发，导出了稳态运行时电源变压器输出电压、电流、电机绕组电流、电磁转矩、电磁功率及逆变器输入电流等瞬时值或平均值的表达式。给出系统稳态仿真计算方法，实验校核表明给出的模型和计算方法有足够的准确性。     

交错并联磁集成开关电感/开关电容Cuk变换器

为了提高传统的Cuk变换器的电压增益、电压传输效率、输出电流纹波,同时减小电感支路的电流纹波和变换器的体积重量,将磁集成技术和交错并联技术应用到传统的Cuk变换中,提出了交错并联磁集成开关电感/开关电容Cuk变换器的拓扑。通过采用开关电感/开关电容结构替换传统变换器中的电感与电容的方式,采用磁集成技术并合理设计耦合电感间的耦合系数,能够减小该变换器电感支路的电流纹波、提高系统暂态响应速度、减小变换器的体积重量,进而提高变换器的电气性能。最后通过实验样机的结果验证了理论分析的正确性。