一种用于5G终端增益可调的低噪声放大器设计

针对无线接收机需要对不同强度信号进行不同程度放大的要求,采用WIN公司的0.15 μm GaAs pHEMT工艺设计了一款工作频段为5G通信频段3~5 GHz的可变增益低噪声放大器。该放大器包含两级放大电路,均采用自偏置结构,降低了端口数量,通过调节第二级放大电路的控制电压在0至5 V之间变化,可实现系统增益的连续可调范围约39.3 dB(－3.5~35.8 dB)。放大器版图尺寸为0.94×1.24 mm²。控制电压为0 V时,系统噪声为0.53±0.01 dB,增益为35.5±0.35 dB,中心频点4 GHz处,OP1dB为13.2 dBm,OIP3达到32.7 dBm,表明系统具有良好的线性度。     

增益可调宽带CMOS低噪声放大器设计

设计了一种应用于超宽带系统中的可变增益宽带低噪声放大器。电路中采用了二阶巴特沃斯滤波器作为输入和输出匹配电路;采用了两级共源共栅结构实现电路的放大,并通过控制第二级的电流,实现了在宽频带范围内增益连续可调;采用了多栅管(MGTR),提高了电路的线性度;设计基于SMIC 0.18μm CMOS工艺。仿真结果显示,在频带3~5 GHz的范围内最高增益17 dB,增益波动小于1.8 dB,输入和输出端口反射系数分别小于-10 dB和-14 dB,噪声系数nf小于3.5 dB,当控制电压Vctrl=1.4 V时,IIP3约为2 dBm,电路功耗为16 mW。     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

SiGe HBT双频段可变增益放大器设计

提出了一款新型的双频段可变增益放大器(DBVGA),分别工作在3G-WCDMA的2.2GHz和WLAN的5.2GHz两个频段。放大器分为增益控制级、输入输出级和放大级。其中,增益控制级采用电流驱动技术和发射极串联电感来减小噪声和输入阻抗的影响,进而实现大动态的增益变化。输入级通过电容电感串并联方法实现双频段的输入匹配。放大级使用Cascode结构和电流复用技术来提高增益和减小功耗。采用Jazz 0.35μm SiGe BiCMOS工艺设计芯片版图,版图面积为0.5mm2。仿真结果表明,当控制电压从0V到1.4V变化时,DBVGA在2.2GHz和5.2GHz下的增益可变范围分别达到30dB和16dB,最大增益处的噪声分别为2.3dB和3.2dB,输入和输出驻波比约1.5。     

3.1～5.2GHz超宽带可变增益低噪声放大器设计

低噪声放大器是超宽带接收机系统中最重要的模块之一,设计了一种可应用于3.1～5.2GHz频段超宽带可变增益低噪声放大器。电路输入级采用共栅结构实现超宽带输入匹配,并引入电流舵结构实现了放大器的可变增益。仿真基于TSMC 0.18μm RF CMOS工艺。结果表明,在全频段电路的最大功率增益为10.5dB,增益平坦度小于0.5dB,噪声系数小于5dB,输入反射系数低于-15dB,在1.8V电源电压下,功耗为9mW。因此,该电路能够在低功耗超宽带射频接收机系统中应用。     

一种3～5 GHz连续增益可调CMOS超宽带LNA的设计

提出了一种具有大范围连续增益变化的3～5 GHz CMOS可调增益低噪声放大器.采用两级共源共栅电路结构,二阶切比雪夫滤波器作为输入,源跟随器作为输出,在带内获得了良好的输入输出匹配和噪声性能.通过控制第二级的偏置电流,获得了36 dB的连续增益可调,同时也不影响输入输出匹配.该电路基于TSMC 0.18 μm CMOS工艺,在最高增益时,输入和输出反射系数S11和S22分别小于-10.1 dB 和-15 dB,最高增益达到23.8 dB,最小噪声系数仅为1.5 dB,三阶交调截点为-7 dBm,在1.2 V电压下,功耗为6.8 mW;芯片面积0.71 mm2(0.96 mm×0.74 mm).     

2.4GHz可变增益CMOS跨阻放大器设计

设计了一种2.4 GHz低功耗可变增益跨阻放大器.该放大器为两级放大结构,主要应用于电流模式发射机后端的电流-电压信号转换及放大.第一级放大使用电流复用结构,第二级放大使用共源共栅差分结构.通过控制第一级的跨阻式反馈电阻的大小及第二级偏置电压的大小,在基本不影响输入、输出匹配的情况下,可以得到连续15 dB的增益变化范围.在2.4 GHz及高增益模式下,增益可达18.27 dB,噪声仅为1.061 dB,功耗也仅为6.38 mW.     

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

一种0.15 μm GaAs pHEMT高效率功率放大器

基于0.15 μm GaAs(D-Mode)pHEMT工艺,采用多级级联的方式,设计了一种中心频率为2.4 GHz的高效率功率放大器。采用两级级联放大结构,驱动级采用共源结构,提高了输出功率和线性度。功率级采用自偏置技术共源共栅结构,增益和效率得到提升。工作模式分别为A类和AB类。版图面积为1.45 mm²。仿真结果表明,在驱动级电路工作于5 V、功率级电路工作于10 V、频率为2.4 GHz的条件下,1 dB压缩点功率为31.99 dBm,最大输出功率为32.01 dBm,小信号增益为30.51 dB,功率附加效率为40.74%。输入功率为1.48 dBm时,在1.94~2.82 GHz频带内,输出功率为30.29~32.07 dBm,功率附加效率为30%~41.9%,小信号增益峰值为31.97 dB,3 dB带宽为880 MHz。     

毫米波GaAs单片限幅低噪声放大器

设计了一款毫米波GaAs单片限幅低噪声放大器。限幅器采用两级反向并联二极管结构,通过优化限幅器匹配电路,增大了限幅器的耐功率,降低了限幅电路的插损。低噪声放大器为四级级联设计,输入端采用最小噪声匹配,偏置电路增加RC串联谐振电路,减小了噪声,提高了电路稳定性。测试结果表明,该毫米波GaAs单片限幅低噪声放大器在33～37 GHz频带内,增益达到22 dB,增益平坦为±1 dB,输入驻波小于2,输出驻波小于1.5,噪声小于3.0 dB,输出1 dB增益压缩点(P_(1dB))大于5 dBm,可以承受15 W的脉冲输入功率。     

宽带CMOS可变增益放大器的设计

采用TSMC 0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器.电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调.同时本文设计了一种新型指数控制电压转换电路,解决了射频CMOS电路中,由于漏源电流与栅源电压通常不为指数关系而造成放大器对数增益与控制电压不成线性关系的难题,实现了可变增益放大器的对数增益随控制电压呈线性变化.芯片测试结果表明,电路在1.8V电源电压下,电流为9mA,3dB带宽为430～2330MHz.增益调节范围为-3.3～9.5dB,最大增益下噪声系数为6.2dB,最小增益下输入1dB压缩点为-9dBm.     

SiGe HBT超宽带低噪声放大器设计

采用ADS软件设计并仿真了一种应用于UWB标准的低噪声放大器。该低噪声放大器基于JAZZ 0.35μmSiGe工艺,工作带宽为3.1～10.6GHz。电路的输入极采用共发射极结构,利用反馈电感来进行输入匹配,第二级采用达林顿结构对信号提供合适的增益。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1～10.6GHz带宽内,放大器的电源电压在3.3V时,噪声系数低于2.5dB,增益大于24dB,功耗为28mV,输出三阶交调为17dBm。     

应用于5GHz频段带ESD保护的可变增益低噪声放大器

本文给出了应用于5GHz频段的可变增益低噪声放大器。详细分析了输入寄生电容对源极电感负反馈低噪声放大器的影响,给出了一种新的ESD和LNA联合设计的方法,另外,通过在第二级中加入一个简单的反馈回路实现了增益的可变。测试结果表明： 可变增益低噪声放大器增益变化范围达25dB (-3.3dB～21.7dB),最大增益时噪声系数为2.8dB,最小增益时三阶截点为1dBm,在1.8V电源电压下功耗为9.9mW。     

一种K波段高增益低噪声折叠式双平衡混频器

基于130 nm RF CMOS工艺,设计了一种适用于K波段的高增益低噪声折叠式下变频混频器。采用折叠式双平衡电路结构,混频器的跨导级和开关级可以在不同的偏置条件下工作,为优化两级的噪声提供了极大的自由度。采用电流复用技术,混频器的转换增益和噪声系数得以显著改善。后仿真结果表明,该混频器在本振功率为-3 dBm时,实现了27.8 dB的转换增益和7.36 dB的噪声系数。在射频信号为24 GHz处的输入1 dB压缩点P1dB为-18.8 dBm,本振端口对射频端口的隔离度大于60.2 dB。该电路工作于1.5 V的电源电压,总直流电流为12 mA,功耗为18 mW。该混频器以适中的功耗获得了极高的整体性能,适用于低功耗、低噪声24 GHz雷达接收机。     

具有动态增益均衡特性的低噪声全光增益箝位EDFA

针对全光增益箝位EDFA噪声指数恶化以及用于WDM系统时增益动态变化两个问题,提出具有动态增益均衡特性的低噪声全光增益箝位EDFA,在35 nm范围内,输入信号功率在-40 dBm到0 dBm之间变化时,增益变化被箝制在1 dB范围内,同时保持单波长输入噪声指数＜4.5 dB,多波长输入增益谱不平坦度＜04,噪声指数＜5.5 dB,有效解决了以上问题.     

一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

具有动态增益均衡特性的低噪声全光增益箝位EDFA

针对全光增益箝位EDFA噪声指数恶化以及用于WDM系统时增益动态变化两个问题,提出具有动态增益均衡特性的低噪声全光增益箝位EDFA,在35 nm范围内,输入信号功率在-40 dBm到0 dBm之间变化时,增益变化被箝制在1 dB范围内,同时保持单波长输入噪声指数<4.5 dB,多波长输入增益谱不平坦度<0.4,噪声指数<5.5 dB,有效解决了以上问题.     

基于GaAs pHEMT的1.0～2.4 GHz放大衰减多功能芯片

基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0～2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0～2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。     

一种应用于DRM/DAB/DVB-H的噪声抵消和IP3改进的CMOS射频前端设计

本文给出了一种应用于数字广播标准的CMOS射频前端电路芯片,其包括宽带低噪声放大器、正交混频器和可变增益放大器,该前端能够支持200kHz-2GHz频率范围内的多种无线通信标准,该电路在没有牺牲其他电路性能包括电压增益和功耗的情况下,改善了NF和IP3。通过噪声抵消技术降低前端的NF,通过差分多栅晶体管结构（DMGTR）提高前端的IP3。dB线性可变增益放大器的增益控制通过采用工作在线性区的PMOS晶体管来实现。芯片采用0.18um CMOS工艺实现。测试结果表明在200kHz-2GHz范围内S11小于-11.4,增益变化范围在250MHz为12-42dB,在2GHz为4-36dB。单边带NF为3.1-6.1 dB。在中等增益情况下IIP3为-4.7-2.0dBm。整个前端在1.8V电源电压情况下功耗仅仅为36mW。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.