HfO2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层.相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性.因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义.     

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。     

叠层高k栅介质中远程界面粗糙散射的理论模型

利用双子带近似,从理论上研究了远程界面粗糙散射对叠层高k栅介质MOSFET反型载流子迁移率的退化作用,模拟了叠层高k栅介质结构参数和材料参数对远程界面粗糙散射的影响。结果表明,对于精确的迁移率模型,远程界面粗糙散射必须加以考虑,另外,在设计叠层高k栅介质MOSFET时,在EOT得到满足的条件下,尽可能利用具有较高介电常数的界面层和具有较低介电常数的高k栅介质,可以减小迁移率退化。     

亚0.1μm高K栅介质MOSFETs的特性

用二维模拟软件ISE研究了典型的70nm高K介质MOSFETs的短沟性能.结果表明,由于FIBL效应,随着栅介质介电常数的增大,阈值电区减小,而漏电流和亚阈值摆幅增大,导致器件短沟性能退化.这种退化可以通过改变侧墙材料来抑制.     

亚0.1μm高K栅介质MOSFETs的特性

用二维模拟软件 ISE研究了典型的 70 nm高 K介质 MOSFETs的短沟性能 .结果表明 ,由于 FIBL 效应 ,随着栅介质介电常数的增大 ,阈值电区减小 ,而漏电流和亚阈值摆幅增大 ,导致器件短沟性能退化 .这种退化可以通过改变侧墙材料来抑制     

不同气体退火La_2O_3栅介质Ge MOS电容的电特性

采用电子束蒸发方法,在Ge衬底上淀积La_2O_3高k栅介质,研究了O_2、NO、NH_3和N_2不同气体退火对MOS电容电特性的影响。测量了器件的C-V和I-V特性,并进行了高场应力实验。结果表明La_2O_3在N_2气氛中退火后,由于形成稳定的LaGeO_x而有效地降低了Q_(ox)和D_(it),从而获得低的栅极漏电流,同时获得较高的栅介质介电常数(18)。     

高k栅介质MOSFET电特性的模拟分析

对高k栅介质MOSFET栅极漏电进行研究 ,确定栅介质的厚度 ,然后使用PISCES Ⅱ模拟器对高k栅介质MOSFET的阈值电压、亚阈斜率和Idsat/Ioff进行了详细的分析研究。通过对不同k值的MOSFET栅极漏电、阈值电压、亚阈斜率和Idsat/Ioff的综合考虑 ,得出选用k <5 0且Tk/L≤ 0 .2的栅介质能获得优良的小尺寸MOSFET电性能。     

宽温区MOSFET的非常数表面迁移率效应

在对硅材料基本物理参数的高温模型和宽温区 ( 2 7～ 30 0℃ ) MOSFET基本特性深入研究的基础上 ,进一步研究了宽温区 MOSFET的非常数表面迁移率效应。理论和实验研究结果表明 ,由于高温下晶格散射加剧 ,使表面纵向电场对载流子迁移率的影响减弱 ,使小尺寸 MOSFET横向电场引起的载流子饱和速度下降     

磁控溅射AlN介质MIS栅结构的AlGaN/GaN HEMT

报道了一种X波段输出功率密度达10.4W/mm的SiC衬底AlGaN/GaN MIS-HEMT。器件研制中采用了MIS结构、凹槽栅以及场板,其中MIS结构中采用了磁控溅射的AlN介质作为绝缘层。采用MIS结构后,器件击穿电压由80V提高到了180V以上,保证了器件能够实现更高的工作电压。在8GHz、55V的工作电压下,研制的1mm栅宽AlGaN/GaN MIS-HEMT输出功率达到了10.4W,此时器件的功率增益和功率附加效率分别达到了6.56dB和39.2%。     

超薄栅介质MOSFET直接隧穿电流自洽解模型

采用自洽解方法求解一维薛定谔方程和二维泊松方程,得到电子的量子化能级和相应的浓度分布,利用MWKB方法计算电子隧穿几率,从而得到不同栅偏置下超薄栅介质MOSFET的直接隧穿电流模型。一维模拟结果与实验数据十分吻合,表明了模型的准确性和实用性。二维模拟结果表明,低栅压下,沟道边缘隧穿电流远大于沟道中心隧穿电流,沟道各处的隧穿电流均大于一维模拟结果;高栅压下,隧穿电流在沟道的分布趋于一致,且逼近一维模拟结果。     

考虑库仑散射屏蔽效应的Si1-xGex pMOSFET低场空穴迁移率模型

在考虑应变对SiGe合金能带结构参数影响的基础上,建立了一个半经验的Si1-xGexpMOSFET反型沟道空穴迁移率模型。该模型重点讨论了反型电荷对离化杂质散射的屏蔽作用,由此对等效体晶格散射迁移率进行了修正。并且详细讨论了等效体晶格散射迁移率随掺杂浓度Nd和组分x的变化。利用该模型,对影响空穴迁移率的主要因素进行了分析讨论。通过模拟得出,增加组分x可以显著提高等效体晶格散射迁移率,从而可以提高PMOSFET的空穴迁移率。     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

Effects of Ge/Ge preamorphization combined with sub-keV boron implantation in pMOSFET fabrication

The reduction of transient enhanced diffusion (TED) and suppression of short-channel effect (SCE) are very critical for the formation of ultra shallow junctions required for deep sub-micron devices. This article reports the nanoscale gate length of p-type metal-oxide-semiconductor field-effect transistor (pMOSFET) technology using ⁷²Ge/⁷⁴Ge germanium preamorphization implantation (Ge PAI) upon the (1 0 0)-oriented silicon substrates. It is demonstrated that the channeling can be eliminated by the formation of a Ge-implantation induced thin amorphous layer near the surface prior to boron implantation. Optimizing the amorphous layer thickness by controlling a high ⁷²Ge/⁷⁴Ge ratio, the device performance of pMOSFETs can be enhanced. In addition, the optimum conditions of Ge PAI would help the confinement of boron ions to avoid the channeling phenomenon. It is also found that the thin Ge PAI amorphous layer formed by a low ⁷²Ge/⁷⁴Ge ratio would cause the degradation of threshold voltage (V_th) roll-off characteristics, I_on/I_off ratio and the fluctuation of 62.14% in gain factor, as compared to that formed by a high ⁷²Ge/⁷⁴Ge ratio. It is attributed to a thinner Ge amorphous layer that has a weak ability to suppress the channeling tail of boron, as compared to a thicker Ge amorphous layer at the same implanted doses and acceleration energies among various ⁷²Ge/⁷⁴Ge ratios.     

湿N2退火HfTiO和HfO2栅介质 Ge MOS电特性研究

采用反应磁控溅射方法在Ge衬底上分别制备了HfTiO和HfO2高κ栅介质薄膜,并研究了湿N2和干N2退火对介质性能的影响。由于GeOx在水气氛中的水解特性,湿N2退火能分解淀积过程中生长的锗氧化物,降低界面态和氧化物电荷密度,有效提高栅介质质量。测量结果表明,湿N2退火Al/HfTiO/n-GeMOS和Al/HfO2/n-GeMOS电容的栅介质等效厚度分别为3.2nm和3.7nm,-1V栅偏压下的栅极漏电流分别为1.08×10-5A/cm2和7.79×10-6A/cm2。实验结果还表明,HfTiO样品由于Ti元素的引入提高了介电性能,但是Ti的扩散也使得界面态密度升高。     

不同退火氛围对TiN/HfO2/SiO2/Si结构电荷分布的影响

热退火技术是集成电路制造过程中用来改善材料性能的重要手段。系统分析了两种不同的退火条件(氨气氛围和氧气氛围)对TiN/HfO₂/SiO₂/Si结构中电荷分布的影响,给出了不同退火条件下SiO₂/Si和HfO₂/SiO₂界面的界面电荷密度、HfO₂的体电荷密度以及HfO₂/SiO₂界面的界面偶极子的数值。研究结果表明,在氨气和氧气氛围中退火会使HfO₂/SiO₂界面的界面电荷密度减小、界面偶极子增加,而SiO₂/Si界面的界面电荷密度几乎不受退火影响。最后研究了不同退火氛围对电容平带电压的影响,发现两种不同的退火条件都会导致TiN/HfO₂/SiO₂/Si电容结构平带电压的正向漂移,基于退火对其电荷分布的影响研究,此正向漂移主要来源于退火导致的HfO₂/SiO₂界面的界面偶极子的增加。     

TiO_2/SiO_2和TiO_2/SiO_xN_y层叠结构高k栅介质比较研究

以射频磁控溅射为主要工艺,制备了TiO2/SiO2和TiO2/SiOxNy两种层叠结构栅介质。对C-V特性和漏电特性的测试表明,SiO2和SiOxNy等界面层的引入有效地降低了TiO2栅介质电荷密度及漏电流,而不同层叠结构的影响主要通过界面电学性能的差异体现出来。对漏电特性的进一步分析显示,TiO2/SiO2结构中的缺陷体分布和TiO2/SiOxNy结构中的缺陷界面分布是导致电学性能差异的主要原因。综合比较来看,TiO2/SiOxNy结构栅介质在提高MOS栅介质性能方面有更大的优势及更好的前景,有助于拓展TiO2薄膜在高k栅介质领域的应用。