共查询到20条相似文献,搜索用时 78 毫秒
1.
采用美国Iattice公司生产的在系统可编程(ISP)大规模集成逻辑器件(CPLD)ispLSI 1032芯片实现可编程数字频率计的设计,其设计方法简便,高效,无风险,且能提高系统的可靠性及灵活性。 相似文献
2.
采用美国Lattice公司生产的在系统可编程 (ISP)大规模集成逻辑器件 (CPLD)ispLSI 10 32E芯片实现可编程数字频率计的设计 ,其设计方法简便、高效、无风险 ,且能提高系统的可靠性及灵活性。 相似文献
3.
介绍了等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能;采用AT89S51单片机进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好.充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来.在QuartusⅡ6.0 EDA(电子设计自动化)开发平台上进行仿真、测试,并最终下载到FPGA芯片内部.系统测量精度高,实时性好,具有很好的应用前景. 相似文献
4.
5.
6.
针对传统测频技术的局限性,本文采用FPGA与MCU相结合的方式开发系统,实现等精度测频.通过充分利用FPGA测频速度快、多I/O口和MCU良好的人机接口和控制运算功能,使本系统具有结构紧凑、体积小、可靠性高、测频范围宽、精度高等优点.本系统不但具有较高的测量精度,而且能够在整个测频区域内保持恒定的测量精度. 相似文献
7.
为了克服传统频率测量法不能满足等精度要求的缺点,提出一种基于FPGA的高速等精度频率测量系统的设计方案。测试结果表明:该系统可以实现1Hz~100MHz频率范围内的频率测量,测量误差小于2×10-8,并且在整个频率范围内测量精度一致,达到等精度测量要求。 相似文献
8.
9.
10.
11.
文中运用VHDL语言,采用Top To Down的方法。实现8位数字频率计,并利用Isp Expert集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中。经实际电路测试,该系统系统性能可靠. 相似文献
12.
分析了硬件描述语言VHDL的特点、结构和描述;说明了基于VHDL进行数字逻辑电路设计的方法;结合实例介绍了VHDL在数字逻辑电路设计中的应用方法。 相似文献
13.
14.
基于VHDL语言的数字频率计的设计 总被引:5,自引:0,他引:5
文章介绍了用EDA技术作为开发手段,实现数字频率计的设计。系统基于VHDL语言,以CPLD为核心,具有体积小、可靠性高、灵活性强等特点。 相似文献
15.
16.
基于CPLD的宽频带及量程自动切换数字频率计 总被引:1,自引:0,他引:1
结合采用测频法与测周期法这两种频率测量方法,可以大大提高数字频率计的频带以及测量精度.介绍了基于CPLD(复杂可编程逻辑器件)的宽频带且能自动切换量程的高精度数字频率计的基本原理,并给出了系统的相关设计. 相似文献
17.
雷达数字编码波形发生器CPLD实现与优化 总被引:1,自引:0,他引:1
介绍了一种基于CPLD的可程控雷达数字编码波形发生器的优化设计与实现,叙述了用Vefilog HDL进行设计的思想,阐述了Verilog HDL在在系统可编程(ISP)开发平台——ispLEVER上的应用与设计流程,给出了用Lattice半导体公司CPLD之LC51024VG-5F484C实现的方法。整个系统设计简洁明了,高效快捷,编码波形发生器实现了三个任意可变:波形的码元宽度任意可变;重复周期任意可变;码元个数任意可变。最大码元bit数可根据实际需要随时升级改动,而这种改动只需要轻松改动设计源文件顶层模块中所调用的移位寄存器和锁存器的个数。经仿真、综合、优化、适配,可重新下载到所选用的CPLD中,不需要改动其他外围电路,十分灵活、方便。 相似文献
18.
19.
IIR数字滤波器的FPGA实现 总被引:1,自引:0,他引:1
本文介绍了IIR滤波器的FPGA实现方法,给出了IIR数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA器件实现了IIR数字滤波。结果表明,这种实现方法扩展性好,灵活性强,速度快,专用资源少,在工程实际中有较好的应用前景。 相似文献
20.
介绍了直接数字频率合成器的工作原理,并利用Altera公司的FLEX10k复杂可编程逻辑器件(CPLD)给出了实现方法和仿真结果。 相似文献