功放的数字基带预失真系统研究与仿真

为了克服功率放大器的非线性失真和满足制定的功率谱密度要求,数字基带预失真技术以其良好的线性度、宽带宽、高效率和全自适应性等优点成为解决功率放大器非线性失真的问题.文中在详细地分析数字基带预失真系统原理和单位延迟抽头多项式模型的基础上,提出了具有记忆效应的数字基带预失真电路,并在ADS环境中实现了系统级仿真.仿真结果表明,系统对功率谱密度的改善最大能达到30dBm,具有很好的预失真效果.故构建的系统级仿真电路对实际的数字预失真系统设计起着重要的指导作用.     

数字基带自适应预失真算法设计及仿真实现

从算法的递归方式、收敛速度和三阶互调失真改善效果方面考虑,对各种自适应算法做了详细的分析,完成了数字基带自适应预失真算法的设计。Matlab仿真结果表明,以自适应预失真算法为核心的数字基带预失真功放较线性化之前三阶互调失真改善12dB。     

基于直方图匹配的功放基带预失真方法

传统功放基带预失真方法在系统环路延迟补偿精度下降时性能迅速下降,已有的基于累积分布函数的方法无需精确的环路延迟补偿,但其忽略了功放的相位非线性,应用受到限制。提出了一种基于直方图匹配方法求解功放幅度和相位非线性特性,从而构建基带预失真器的方法。仿真结果证明,该方法能够有效改善功放的幅度和相位非线性,效果优于传统方法,且无需进行环路延迟补偿。     

OFDM系统中基带预失真技术研究

本文针对无线OFDM系统中功放非线性的影响,提出了基于基带预失真技术的解决方案.通过计算机仿真考查其对不同功放特性的自适应有效性,结果表明该基带预失真技术对OFDM系统的功放非线性恶化改善明显.     

带记忆效应的射频功放数字基带预失真

在无线通信系统中，射频大功率器是产生非线性失真的主要器件，预失真技术因其成本低廉、自适应能力强、效率高等优势成为最有发展潜力的线性化技术。本文介绍了射频功放的记忆效应及用于识别HPA记忆效应的数字预失真器的结构和特点,提出了基于Wiener模型预失真器的相关算法。通过计算机仿真验证了该算法的有效性以及基于Wiener模型的数字预失真技术能够有效改善记忆功放的线性化，从而提高发射机的整体性能。     

OFDM系统中基带预失真技术研究

本文针对无线OFDM系统中功放非线性的影响,提出了基于基带预失真技术的解决方案。通过计算机仿真考查其对不同功放特性的自适应有效性,结果表明该基带预失真技术对OFDM系统的功放非线性恶化改善明显。     

一种基于2．14GHz功率放大器的预失真反馈延迟估计

反馈回路的延迟估计是功率放大器数字预失真技术的前提,本文提出了一种环路延迟估测方法,在考虑信道畸变的同时,降低了运算量。然后基于一款Freescale（MHL21336）2．14GHz的AB类功率放大器,采用无记忆预失真方法和正交记忆多项式预失真方法实验验证,结果表明该环路延迟估计算法能够使无记忆多项式预失真器的单载波WCDMA信号的ACPR（邻近信道功率比）改善近20dB,而对正交记忆多项式预失真方法大约可以改善24dB。     

插入式短波预失真器的设计与实现

在已有带预失真的短波发信系统中,预失真处理通常与激励器基带信号处理部分高度融合,无法直接应用于已有的短波通信系统,或者需要对已有系统进行大幅修改。针对该问题,提出一种插入式预失真技术,并利用DSP+FPGA硬件平台,设计一种插入式短波预失真器。插入式短波预失真器级联在激励器与功放之间,DSP控制整个系统以及预失真算法部分。FPGA完成正常通信与测量2种模式下的数字混频数字滤波以及预失真补偿,利用ARM控制板集成的以太网功能实现PC与插入式短波预失真器的网口通信。实验结果表明,该插入式短波预失真器可有效改善功放互调失真指标,由仅1/3频点达标改善为全频段抑制至-36 dB以下,达到了预设指标要求。     

一种适合于硬件实现的数字预失真算法

传统的数字基带预失真算法较复杂不易实现。为此,设计一种适合于硬件实现的数字预失真算法。考虑对模拟射频部分引入的环路延迟和相位偏转的补偿,采用2块大小为32×16的查找表作为预失真模块,存储针对不同输入幅度信号的调整系数,以预先抵消功率放大器的失真。用调制方式为64QAM OFDM信号进行测试,结果表明,该算法的预失真性能较好。     

用于功放线性化的自适应预失真可变索引方法研究及实现

该文提出了一种用于功放线性化的预失真查找表（LUT）的可变索引方法及其实现。在这种方法中,查找表项的密度与功率放大器非线性程度成比例,与传统LUT地址寻址方法相比,这种方法具有简单、灵活、自适应、易于实现等特点,并在FPGA中成功实现。实现结果表明,这种方法是切实可行的。     

基于反馈迭代的双带功率放大器数字预失真

为补偿双带功率放大器中的非线性,提出了二维多项式模型并结合反馈迭代法建立数字预失真系统。相比于传统的线性化技术,二维数字预失真方法降低了对数/模转换器和模/数转换器的要求。仿真结果表明,采用间隔频率为100 MHz的两路WCDMA信号同时驱动功率放大器,二维多项式模型能够更好地消除非线性失真,反馈迭代方法在求逆上更精确。     

数字预失真系统对各种误差的敏感度分析

大多数数字预失真（DPD）系统都是在各种理想假设条件下进行的理论验证和算法仿真。在真实的硬件系统中由于受到各种误差分量的影响, 仿真环境下所得的补偿效果与性能指标有时很难在实际系统中复现。针对DPD系统中常见的几种误差分量进行分析, 根据其数字域体现建立基带误差模型及数字域DPD仿真系统。通过大量细致的仿真实验, 归纳和分析了各种误差分量对DPD系统的影响, 最终为硬件系统各主要部件设计指标的提出提供了依据并同时降低了后期系统调试的工作量。     

基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用VerilogHDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能。     

基于FPGA的宽带数字接收机变带宽数字下变频器设计

基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。     

通用FPGA实验系统的设计与应用

阐述了一种FPGA实验系统的设计思想并较为详细地介绍了PCI接口的开发。实验系统以FPGA为核心,可通过PCI、USB、串行以及网络接口和计算机交换数据。可作为逻辑分析仪、密码协处理器使用,也可用于信息安全、IC设计、嵌入式操作系统等有关的研究、开发和实验。     

基于FPGA的数字水印提取系统的设计

针对传统软件实现数字水印系统难以满足实时性的问题,提出了基于现场可编程门阵列(FPGA)的硬件实现方案。通过对数字水印提取系统进行深入研究,设计了易于FPGA实现的数字水印算法和适用于5/3小波变换的算法结构,并进一步设计出与算法相对应的新的水印提取结构。该结构体现了流水线和高度并行性,计算效率高,具有体积小、功耗低、实时性强等特点。经仿真验证证实了所设计系统的正确性,算法结构具有广泛的适用性。     

预失真多合体功率放大器ACLR与反馈通道带宽的关系

针对TI公司数字预失真芯片GC5322和Xilinx公司的数字预失真知识产权核(IP Core),考虑输入九载波TD-SCDMA信号,测试了数字预失真多合体功率放大器的反馈通道带宽与邻道及次邻道泄漏功率比(ACLR)的关系。测试结果表明,当反馈通道带宽大于信号带宽1.7倍时,再增加反馈通道带宽,ACLR的改善量变化不明显,在±1.3 dB范围内波动;当反馈通道带宽小于信号带宽1.7倍以下时,再降低反馈通道带宽,ACLR的改善量恶化明显。该结果对工程实现时选取最低反馈通道带宽,降低系统对模数转换器(ADC)的指标要求和器件成本,具有重要的参考和应用价值。     

远程数字图像监控系统的FPGA实现

以现场可编程门阵列(FPGA)为中央处理器,融合CMOS图像传感器技术、无线网络传输技术和彩色图像处理技术等,设计一套集图像采集、预处理、压缩和传输为一体的远程图像监控系统。借助硬件可编程逻辑语言现场配置D5M数码相机开发套件,及基于串口的GPRS数据传输模块,并对彩色数字图像进行小波压缩处理,最终完成对现场图像的远程监控。     

基于FPGA的数字图像水印实时嵌入系统的设计与实现

数字水印技术作为版权保护及真实性认证的重要手段越来越受到人们的关注。通常采用软件方法实现水印算法,但这种方法的实时性和安全性都不够理想。本文设计的硬件平台由Atlera公司提供的EP2C70F896C6型号的FPGA芯片和CMOS摄像头组成,该平台采用VerilogHDL硬件描述语言实现DCT2算法及IDCT2算法,同时采用FIFO技术解决了系统各部分的时序问题。实验结果表明:对不同光线强度下采集到的图像均可实现水印的盲检测,并对篡改有良好的定位能力。