一种视频合成方法

为了在接口有限的CPU中传输多路视频数字信号,介绍了一种视频合成方法,通过FPGA把4路BT．656标准D1格式的视频信号合成为1路BT．656D1格式的视频信号。A／D转换以后的视频信号是标准D1格式的数字视频信号,FPGA产生读写信号控制双15／RAM读写操作,先把D1格式的数字视频信号存进双口RAM．然后分时地读取4个RAM,把每路D1格式的数字视频信号缩小为CIF格式的数字视频信号．产生1个新的遵循BT．656标准的D1格式的视频信号。实践证明,此方法能有效地完成视频合成,达到设计要求。     

采用FPGA通过BT.656接口实现传输4路视频流的方法

提出一种使用FPGA(现场可编程门阵列)实现一个ITU-R BT.656并行硬件接口传输4路CIF格式视频流的方法。该方法说明了从视频处理器到FPGA传输4路CIF格式视频流的数据结构,利用该数据结构,一个ITU-R BT.656的硬件接口可传输4路不同的CIF格式的视频数据流。FP-GA将4路视频数据流分离、插值生成D1(720×576像素)格式的数据输出给视频处理器。这种方法提高了视频处理器的扩展性,增加了视频处理器输出视频的路数。     

基于BF561便携式系统显示终端的实现

构建了基于BF561的便携式通用图像处理平台,实现视频信号的实时接收与显示,能够接收标准BT.656数字视频信号,并对实时视频信号进行YUV到RGB格式转换,通过配置PPI接口和DMA通道在TFT-LCD真彩液晶屏上实时显示。并阐述了静态视频显示及动态视频显示的实现流程。     

基于FPGA的视频图像画面分割器的设计

在基于FPGA的视频图像画面分割器设计中,首先将多路模拟视频信号经过视频解码芯片SAA7113转换成CCIR656个格式数字信号;然后按照分割画面分割的要求由FPGA对有效信号进行抽取并存储到SRAM中,再将抽取的信号进行帧合成;最后经过SAA7121视频编码芯片把处理过的信号转换成模拟信号输出到显示器,实现在一个屏幕显示多路视频画面的目的。     

基于DM6446的视频编码器的硬件设计

设计了一套基于TMS320DM6446的视频压缩系统.主芯片采用TI公司的TMS320DM6446,模拟视频信号送入解码器TVP5150后,解码为符合ITU-R BT.656标准的数字视频信号,BT.656数字视频信号被送往TMS320DM6446,TMS320DM6446内嵌DSP实现视频信号的H.264压缩.内嵌A...     

光纤熔接机双路视频同时显示的设计与实现

本文主要介绍在光纤熔接机的视频采集和显示系统中,用FPGA和双口RAM实现2路视频信号同时显示的一种方法.同时简要介绍了在视频图像上叠加字符的实现方法.     

数字视频上变换器及其应用

针对当前HDTV高清数字视频节目源的不足,介绍一种基于自主设计的视频格式转换芯片而开发的数字视频上变换器(SD—HD)系统。通过视频格式转换,将SD—SDI或BT656输入接口的标准清晰度格式的视频数据转换为满足SMPTE292标准的高清晰度的数字串行视频输出数据。该串行数字高清视频信号将作为高清编码器的输入源,可以用于完成高清数字视频节目的制作。     

基于ARM11+FPGA的多路视频监控系统关键技术研究

针对当前多路视频采集远程传输系统存在的问题,提出一种基于ARM 11和FPGA的解决方案,分析了系统的组成结构和关键技术.应用FPGA首先实现了对多路视频信号的同步采集,其次解决了对视频缓存操作过程中的存储、读写冲突及时钟同步问题,最后生成BT.656格式视频流进行后续处理.利用高性能ARM11处理器内部MFC模块,完成了对视频信号的H.264编码.系统采集到的多路视频信号通过网络发送,监控端实时接收数据,进行解码后显示,具有广阔的应用前景.     

SDI视频四合一图像处理器的设计

介绍了基于SDI标准接口的视频四合一图像处理器的设计思想和总体结构，具体分析了各部分功能。该方案利用SDI串行数字接口信号转变为ITU-R BT656标准的并行视频信号及其反变换等技术，结合VHDL对多个模块内的FPGA进行编程，使处理器实现在同一个显示器上显示4路不同的视频活动图像，提高了操作便利性，节省了大量空间和设备资源。     

FPGA上的硬件Video Port设计

提出一种适合FPGA实现的视频输入输出系统结构.该系统包括视频图像采集、视频图像存储和视频图像显示三个部分.视频采集部分能够接收符合ITU-R BT.656标准的PAL格式YUV视频流数据;视频图像显示部分能够输出标准VGA格式的视频图像.该系统结构在Xilinx FPGA上实现并取得了较好的效果.     

基于FPGA的色彩空间转换系统设计

对TVP5150视频解码器输出的ITU-R BT.656格式数据,采用Xilinx公司Virtex-4系列的FPGA作为主控芯片,设计了一种色彩空间转换系统,重点描述了系统的整体设计、TVP5150芯片的配置和FPGA内部色彩空间转换系统的设计,包括解交织模块、串并转换模块、颜色空间转换模块、帧缓存模块和VGA时序和控...     

基于FPGA的视频图像画面分割器设计

为了解决在一个屏幕上收看多个信号源的问题,对基于FPGA技术的视频图像画面分割器进行了研究。研究的主要特色在于构建了以FPGA为核心器件的视频画面分割的硬件平台,首先,将DVI视频信号,经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后,根据画面分割需要进行视频图像数据抽取,并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后,按照数字视频图像的数据格式,将四路视频图像合成一路编码输出,实现了四路视频图像分割的功能,提高了系统集成度,并可根据系统需要修改设计和进一步扩展功能,增加了系统的灵活性,适用于多种不同领域。     

SoC中视频解码模块的测试系统

介绍了一种SoC中视频模块在初调阶段的测试方法,主要的思路是将视频模块的数据从调试接口引出,送入FPGA板中, FPGA将其编码成符合ITU-R BT.656标准的SDI信号,送入外部显示设备.这种测试方法能够很好地排除SoC中其他后端处理模块的干扰,从而获得较好的调试效果.本设计在多个SoC项目中应用,经实际检验表明,系统稳定效果良好.     

基于TVP5150的低功耗视频解码模块

模拟视频信号解码既是视频应用的重要部分,又是后级数字信号处理的基础。为了适应于便携式设备的发展,研究了一种以TI公司的视频解码芯片TVP5150为核心、MSP430F2013单片机为控制器件的低功耗视频解码模块。单片机控制TVP5150的I^2C总线以及与PC机的串口通信。文中主要阐述了系统硬件设计、PC机与单片机通信软件设计（包括PC机部分和单片机部分）、单片机I^2C总线控制软件设计以及模块输出信号的说明等。本模块的模拟视频信号解码为符合ITU-R BT656标准的数字YCbCr信号,具有良好的应用前景。     

基于NIOSⅡ的视频叠加电路设计与实现

介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现。嵌入式NIOSⅡCPU控制电路接收矢量视频信号及标准PAL制视频信号,使其相叠加后存储于双端口RAM．上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存,并通过软件将叠加后的视频信息回放。实验证明,该电路能有效完成视频叠加,并成功应用于某测试系统。