DSP错误检测与纠正功能在基站中的应用

通信系统要求高稳定性,但外部恶劣的电磁环境会导致基带板所使用DSP中的存储器发生单粒子翻转(SEU),从而导致系统异常复位。针对该问题,着重介绍了如何应用DSP的错误检测与纠正(EDAC)功能,以及如何解决EDAC应用与cache操作之间的冲突。通过实际应用,基站出现SEU异常的机率明显降低,系统稳定性得到提高。     

基于iRazor时序错误检测与纠正电路改进与应用

随着集成电路尺寸缩小和低电压技术的发展,集成电路会出现在工艺、电压、温度及老化等方面的变化(Variation),会使得当前集成电路的时序发生变化,经过各级寄存器的逐渐累积后使得电路发生时序错误(Timing Error),当前时序错误检测与纠正技术正得到越来越多的研究。文中基于SMIC 65nm工艺,针对当下最新的iRazor结构,完成全定制只需要额外增加三个晶体管的iRazor FF结构的硬件实现并完成时序错误纠正电路的改进和优化设计。在此基础上,设计一款FIR数字滤波器作为验证电路,使EDAC技术应用于该验证电路,仿真结果显示在0.6V工作电压、12.5MHz工作频率下能够实现时序错误检测与纠正。     

一种针对软错误的程序可靠性定量分析方法

 宇宙射线辐射所导致的软错误是航天计算面临的最主要挑战之一.而随着集成电路制造工艺的持续进步,现代处理器的计算可信性日益面临着软错误的严重威胁.当前,很少有研究从软件角度分析软错误对系统可靠性的影响.在程序汇编代码的基础上,提出一种针对软错误的程序可靠性定量分析方法PRASE,并且提出基本块分析法和3条运算定律以改进其分析效率.实验表明软错误对程序可靠性的影响与程序自身结构密切相关,同时分析结果还指出在软错误影响下程序的关键脆弱点,对实现针对软错误的高效容错算法有参考意义.     

微处理器高低速模式下的单粒子功能错误分析

对一款国产抗辐射加固SPARC-V8微处理器进行了高低速两种模式下的单粒子试验.试验获得了单粒子功能中断的阈值和饱和错误截面,并预估了GEO轨道在轨错误率.经过比较分析,国产微处理器与国外同类产品具有相同量级的抗单粒子指标,微处理器在开CACHE的高速模式下抗单粒子能力优于低速模式约2倍.     

40 nm CMOS工艺下的低功耗容软错误锁存器

为了降低集成电路的软错误率,该文基于时间冗余的方法提出一种低功耗容忍软错误锁存器。该锁存器不但可以过滤上游组合逻辑传播过来的SET脉冲,而且对SEU完全免疫。其输出节点不会因为高能粒子轰击而进入高阻态,所以该锁存器能够适用于门控时钟电路。SPICE仿真结果表明,与同类的加固锁存器相比,该文结构仅仅增加13.4%的平均延时,使得可以过滤的SET脉冲宽度平均增加了44.3%,并且功耗平均降低了48.5%,功耗延时积(PDP)平均降低了46.0%,晶体管数目平均减少了9.1%。     

利用冗余进程实现MPI程序错误检测

关注MPI并行程序的运行时错误检测,提出了一种基于冗余进程的检错方法REDReP,能够检测MPI并行程序在运行过程中由于硬件故障导致的数据错误.介绍了REDReP的基本思想,讨论了一些关键问题,最后给出了实验结果,表明REDReP具有较低的检错开销.     

抗单粒子翻转效应的SRAM研究与设计

在空间应用和核辐射环境中,单粒子翻转(SEU)效应严重影响SRAM的可靠性。采用错误检测与校正(EDAC)和版图设计加固技术研究和设计了一款抗辐射SRAM芯片,以提高SRAM的抗单粒子翻转效应能力。内置的EDAC模块不仅实现了对存储数据"纠一检二"的功能,其附加的存储数据错误标志位还简化了SRAM的测试方案。通过SRAM原型芯片的流片和测试,验证了EDAC电路的功能。与三模冗余技术相比,所设计的抗辐射SRAM芯片具有面积小、集成度高以及低功耗等优点。     

真实FPGA器件下单粒子软错误评估工具设计

FPGA器件在航天领域应用广泛,然而在空间环境下,基于SRAM工艺的FPGA器件极易受到单粒子翻转(Single Event Upsets,SEU)影响而导致电路发生软错误。针对具有代表性的Xilinx Virtex系列器件进行了SEU评估方法的研究,设计并开发了一款面向Virtex器件的SEU效应评估工具,并与FPGA标准设计流程进行了有效融合。实验结果表明,提出的评估方法和工具对Virtex器件的SEU效应可以进行准确的评估,从而为FPGA结构设计和应用开发提供先于硬件实现的软件验证环境,对高可靠性FPGA芯片的研究、开发和设计都具有重要意义。     

电子设备抗单粒子翻转地面实验技术研究

单粒子翻转对应用在航天领域的电子设备的可靠性具有重大的影响，依靠加速器产生的重粒子进行单粒子翻转的模拟实验，是一种有效的验证方法，本文通过在兰州近代物理研究所加速器上进行的风云一号卫星星载固态记录路单粒子反转实验，介绍了利用加速器进行验证电子设备系统级抗单粒子翻转技术的实验方法。     

1553B总线通讯的可靠性设计

为保证通讯的正常时序和避免空间环境[尤其是单粒子翻转效应（SEU）]对1553B总线通讯的危害性影响,建立了1553B总线通讯通用的失效模式分析模型。针对不满足通讯时序而引起的通讯失效,通过增加握手时序的方式加以避免。软件设计中针对典型的失效模式,如中断无法响应、帧格式错误等,给出与一般通讯软件不同的高可靠性软件设计流程,具体在设计方法上采取寄存器定时更新、存储区表决法以及冗余设计等可靠性措施避免失效,并通过对固定位置的存储单元模拟SEU故障注入的方式进行验证,降低了单粒子翻转的危害性,提高了1553B总线通讯的可靠性,具有普遍意义。     

高可靠硅基MCM芯片凸点技术研究

介绍了采用芯片凸点和倒装焊技术(FCB)的MCM-Si工艺,重点研究了凸点下金属化(UBM)结构设计对电路可靠性的影响;通过再流焊和可靠性试验,以及凸点拉脱力测试,进行了可靠性评价.采用该工艺制作的电路已达到<混合集成电路通用规范>(GJB2438A-2002)靠性等级的H级.     

表面组装工艺系统可靠性研究

文章提出了表面组装工艺系统可靠性的概念,介绍了工艺系统可靠性指标,提出了表面组装工艺系统可靠性建模方法。     

可靠性测试评估技术研究

进行军事装备设计研发时,对可靠性进行测评是保障装备在使用中能发挥其预期的作战效能,提高赢取战争的可能性.从可靠性的定义和特征出发,介绍一种可靠性测试评估的方法.利用设计的软件对系统故障信息进行统计,并根据统计的故障数据进行相关计算,得到其可靠性指标,以此来评估系统的可靠性.该系统已经完成对系统的测评工作,得到各方面的一致好评.     

对计算玻璃折射率的常数的纠错

流行于各种书藉中的计算玻璃折射率的常数(A_0～A_5)并不一致,且有差错,本文用求解超定的线性代数方程组的线性最小二乘法重新计算。结果与准确值十分吻合。     

SiGe HBT器件的可靠性技术

介绍了SiGe异质结双极晶体管的特点,对SiGe异质结双极晶体管的物理机理进行了讨论,进而分析了影响其可靠性的各种可能因素,总结了目前SiGe HBT可靠性加速寿命试验方法,并进行了比较。     

A Fine-Grained Software-Implemented DMA Fault Tolerance for SoC Against Soft Error

In system-on-chips (SoCs), DMA, as a peripheral module, plays an important role in data transmission. However, the structure shrinking of SoC leads to its proneness to radiation-induced soft errors, especially for DMA. This paper presents a fine-grained software-implemented fault tolerance for SoC, named DCRH, to enhance the reliability of DMA against soft errors. DCRH achieves fine-grained selective fault tolerance, protecting DMA without interfering other modules of SoC. Furthermore, it is transparent to the user application because it performs on driver layer. In this paper, we present our fault source analysis for DMA based on Xilinx Zynq-7010 SoC and the detailed design of DCRH. The method is then applied to bare-metal MicroZed so that a DCRH-enhanced DMA driver is developed. Finally, SSIFFI is engaged in the simulated DMA fault injection experiments to validate DCRH. The experimental results prove that DCRH can achieve high fault coverage for DMA, above 97%, with stable performance.     

企业推行可靠性技术方法探讨

目前家电产品同质化竞争非常激烈,各企业在功能、性能、价格方面的差距逐渐减小,核心技术和产品质量成为企业立足的根本。其中,作为时间维度上的质薰特性-可靠性,已成为最影响消费者满意度的重要因素并受到市场广泛关注,有可能成为企业下一个战胜对手的秘密武器,如何提高产品可靠性是许多企业急切想得到的答案。文章结合企业开展可靠性工作的实践活动,从产品质量与可靠性、行业现状与企业网境引入可靠性工程的思考、可靠性工程体系建设、可靠性_T程产品导人等方面分析、阐述,力求探索一条推行可靠性技术的最佳途径,供企业同仁参考。     

多芯片系统可靠性技术

在对电子产品可靠性技术的最新发展趋势进行了展望之后, 对多芯片系统的可靠性技术作了较全面的评述。对研究多芯片系统可靠性的失效率预测方法和失效物理评价方法以及多芯片系统的关键技术问题着重进行了细致的剖析并提出了解决的思路     

双极型集成电路可靠性技术

介绍了影响双极型集成电路可靠性的主要因素,重点分析了当前国内外双极型集成电路可靠性的研究方法.通过在设计、工艺、原材料和元器件等方面采取对策和措施,可达到提高双极型集成电路可靠性的目的.