一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

基于40 nm CMOS工艺的高效率功率放大器设计

针对硅基毫米波功率放大器存在的饱和输出功率较低、增益不足和效率不高的问题,基于TSMC 40nm CMOS工艺,设计了一款工作在28GHz的高效率和高增益连续F类功率放大器。提出的功率放大器由驱动级和功率级组成。针对功率级设计了一款基于变压器的谐波控制网络来实现功率合成和谐波控制,有效地提高了功率放大器的饱和输出功率和功率附加效率。采用PMOS管电容抵消功率级的栅源电容,进一步提高线性度和增益。电路后仿真结果表明,设计的功率放大器在饱和输出功率为20.5dBm处的峰值功率附加效率54%,1dB压缩点为19dBm,功率增益为27dB,在24GHz~32GHz频率处的功率附加效率大于40%。     

一种24 GHz CMOS功率放大器设计

基于130 nm互补金属氧化物半导体(CMOS)工艺,设计了一种高增益和高输出功率的24 GHz功率放大器。通过片上变压器耦合实现阻抗匹配和功率合成,有效改善放大器的匹配特性和提高输出功率。放大器电路仿真结果表明,在1.5 V供电电压下,功率增益为27.2 dB,输入输出端回波损耗均大于10 dB,输出功率1 dB压缩点13.2 dBm,饱和输出功率17.2 dBm,峰值功率附加效率13.5%。     

基于GaN工艺的3.3～3.6 GHz Doherty功率放大器MMIC设计北大核心

基于GaN工艺设计了一款饱和输出功率为44 dBm、功率回退为9 dB的非对称Doherty功率放大器。为了提高增益，在Doherty功率放大器前方增加驱动级。通过对主放大器的输出匹配电路进行阻抗匹配优化设计，去掉λ/4阻抗变换线；辅助功放输出阻抗采用RC网络等效代替，控制输出匹配电路相位为0°,确保关断时为高阻状态；合路点的最佳阻抗直接选取50Ω,从而去掉λ/4阻抗变换线。芯片仿真结果表明，在3.3～3.6 GHz时，Doherty功率放大器的饱和输出功率达到44 dBm以上，功率增益达到25 dB以上，功率附加效率(PAE)达到50%以上；功率回退为9 dB时，PAE达到34.7%以上。Doherty功率放大器的版图尺寸为3.4 mm*3.3 mm,驱动级功率放大器的版图尺寸为1.5 mm*1.7 mm。     

基于变压器匹配的1.8～2.7 GHz宽带功率放大器

针对5G移动通信系统n1,n2,n40和n41频段，基于InGaP/GaAs异质结双极晶体管(Heterojunction Bipolar Transistor, HBT)工艺，设计了一款工作在1.8～2.7 GHz的宽带高增益功率放大器。该功放采用并联式负反馈的三级放大结构。为了拓展电路的工作带宽，一方面，第二、三级级间匹配采用片上变压器，并将单端信号转换为差分信号；另一方面，输出匹配网络采用片外变压器，实现阻抗变换和功率合成。实测结果表明，室温下所实现的宽带功率放大器在1.8～2.7 GHz全频段内小信号增益不小于32 dB,饱和输出功率大于31.9 dBm,饱和工作效率大于28%。输入4G-LTE 20 MHz的调制信号，当放大器的输出功率为22 dBm时，全工作频段邻近信道功率比(Adjacent Channel Power Ratio, ACPR)小于-39 dBc。1 dB压缩点输出功率在1.9,2.3和2.6 GHz三个工作频点实测均大于30.7 dBm。     

一种基于0.13 μm SiGe工艺的77 GHz功率放大器

提出了一种采用0.13 μm SiGe工艺制作的77 GHz功率放大器。该放大器采用两路合成结构提高输出功率,采用两级差分放大结构提高增益。功率级选择Cascode结构,提升功率级输出阻抗,便于匹配。驱动级选择共射极加中和电容的结构,便于提升增益。在输入端,通过两路耦合线巴伦结构进行功率分配,得到两对差分信号,经过两路放大之后再通过两路耦合线巴伦结构进行功率合成,最后输出信号,级间匹配采用变压器匹配。该功率放大器采用ADS软件仿真。结果表明,在77 GHz的工作频点处,小信号增益为19.6 dB,峰值功率附加效率为11%,饱和输出功率为18.5 dBm。     

370～390 MHz SiGe BiCMOS功率放大器设计

给出了应用于"Witone数字集群移动通信系统"的移动用户台发射部分的功率放大器的设计。该功率放大器基于AMS 0.35μm SiGe BiCMOS工艺,采用单端两级放大结构,工作于AB类。测试结果显示,设计的功率放大器的功率增益为22.9 dB,输入1 dB压缩点功率为-10.1dBm,对应的输出功率为11.8 dBm,饱和输出功率25.5 dBm,最大功率附加效率18.6%。     

1～2GHz宽带GaN功率放大器的设计与实现

针对GaN HEMT的自身特性,采用电抗匹配放大器结构,基于ADS谐波平衡仿真软件,设计了一个1～2 GHz宽带功率放大器.设计采用Cree公司提供的CGH400系列GaNHEMT大信号模型,并用混合集成电路工艺实现了功率放大器.测试结果显示,功率放大器在1～2 GHz频带内,饱和输出功率大于40.2 dBm,小信号增益大于14 dB,最大PAE大于70％.     

多倍频程GaN 分布式功率放大器的设计与实现

分布式放大器结构是一种能够实现极宽带宽的放大电路结构.不过由于晶体管自身功率密度的限制,分布式放大器大多用于小信号放大器的设计中.第3代宽禁带半导体GaN具有击穿场强高、输出功率密度大的优点,随着GaN晶体管的发展成熟,将其应用于分布式放大器结构中能够实现宽带功率放大器.本文采用4个GaNHEMT(高电子迁移率晶体管)分立器件进行分布式功率放大器设计,并以混合集成电路工艺加工,实现了0.3 ～2.5GHz的多倍频程宽带功率放大器.最终得到的测量结果显示,功率放大器在0.3 ～ 2.5GHz的频带内,饱和输出功率大于39dBm,线性增益大于8dB,最大PAE大于15％.     

一种SiGe BiCMOS 140 GHz高增益功率放大器

基于IHP 130 nm SiGe BiCMOS工艺,设计了一种中心频率为140 GHz 的三级Cascode结构的功率放大器。该放大器由两个驱动级和一个输出功率级组成,输入、输出和级间匹配均采用微带线实现。设计中,选用最佳尺寸的晶体管,通过分析得到最佳偏置电流和最佳偏置电压,从而获得最大的电压摆幅,以提高输出功率。仿真结果表明,在120~160 GHz的工作频带中,该放大器的最高增益为28 dB,饱和输出功率为16.2 dBm, 功率附加效率为20%,功耗为220 mW。     

2.14GHz GaN-HEMT脉冲功率放大器设计(英文)

设计了一款用于无线通信W-CDMA,工作在2.04~2.24GHz的脉冲功率放大器。采用微波仿真软件ADS对放大器的输入/输出阻抗匹配电路、偏置电路及其整体功放电路进行了仿真和优化。测试结果表明,在2.14GHz处的三阶交调值为32.14dBc,小信号增益为18dB,饱和输出功率为44dBm,功率附加效率达到55%。在2.04~2.14GHz频率范围的增益平坦度小于1dB。测试结果和仿真结果相近。     

基于90 nm InP HEMT工艺的220 GHz功率放大器设计

基于90 nm InP HEMT工艺,设计了一款220 GHz功率放大器太赫兹单片集成电路,该放大器采用片上威尔金森功分器结构实现了两路五级共源放大器的功率合成。在片测试结果表明,200~230 GHz频率范围内,功率放大器小信号增益平均值18 dB。频率为210~230 GHz范围内该MMIC放大器饱和输出功率优于15.8 mW,在223 GHz时最高输出功率达到20.9 mW,放大器芯片尺寸为2.18 mm×2.40 mm。     

Ka频段PHEMT 1W功率单片放大器

设计制作了Ka频段高输出功率的单片功率放大器.基于河北半导体研究所的0.25μm栅长的75mm GaAsPHEMT工艺制作的三级功率放大器,芯片尺寸为19.25mm2(3.5mm×5.5mm).在32.5～35.5GHz的频率范围内,小信号线性增益大于16dB,带内平均1dB增益压缩点输出功率为29.8dBm,最大饱和输出功率为31dBm.     

Ka频段PHEMT 1W功率单片放大器

设计制作了Ka频段高输出功率的单片功率放大器.基于河北半导体研究所的0.25μm栅长的75mm GaAsPHEMT工艺制作的三级功率放大器,芯片尺寸为19.25mm2(3.5mm×5.5mm).在32.5～35.5GHz的频率范围内,小信号线性增益大于16dB,带内平均1dB增益压缩点输出功率为29.8dBm,最大饱和输出功率为31dBm.     

基于变压器匹配的5G通信手机功率放大器设计

基于AWSC 2 μm的HBT工艺,设计了一种用于5G通信N77频段(3.3～4.2 GHz)的功率放大器。采用变压器匹配的方式,显著提高了功率放大器的增益、输出功率和功率附加效率,解决了放大电路级间匹配较难的问题。仿真和测试结果表明,在N77工作频段内,该功率放大器的增益为36～38 dBm,输出功率1 dB压缩点为37 dBm,输出功率1 dB压缩点处的功率附加效率为49.3 %,输出功率28.5 dBm处的功率附加效率为16.5 %、相邻频道泄漏比为-38.2 dBc。     

基于GaN 的3. 4~ 3. 6 GHz 高增益Doherty 功率放大器

基于两级功率放大器架构,设计了一款平均输出功率为37 dBm(5 W)的高增益Doherty 功率放大器。 该器件通过增加前级驱动功率放大器提高Doherty 功率放大器的增益,采用反向Doherty 功率放大器架构,将λ/4 波 长传输线放置在辅助功放后端,相位补偿线放置在主功放前端,并使主功放输出匹配网络采用双阻抗匹配技术实现 阻抗变换,如此可扩宽功率放大器的工作带宽。连续波测试结果显示:3. 4~3. 6 GHz 工作频段内,饱和输出功率在 44. 5 dBm 以上,功率饱和工作点PAE 在43. 9%以上;在平均输出功率(37 dBm,5 W)工作点,回退量大于7. 5 dB,功 率附加效率PAE 为36. 8%以上,功率增益在31 dB 以上。     

一种高线性宽带功率合成的射频功率放大器

针对5G通信微基站,提出一种基于GaAs异质结双极晶体管（HBT）工艺,芯片面积为1.3 mm×1.4 mm的高线性宽带宽的射频功率放大器。该放大器采用了异相功率合成方式和J类输出匹配的方法,在两路功率放大器的输入输出端引入了90°相移以及J类模式确定最佳负载阻抗,以此实现高线性宽带宽的特性。在5 V电源和2.85 V偏置电压下,室温条件下测试结果表明,该功率放大器在2～3 GHz频带内,小信号增益为36±0.5 dB。然而在2.4～2.8 GHz频带内,该功率合成结构的功率放大器拥有饱和输出功率大于36 dBm,功率附加效率大于38%。在5G-NR,带宽100 MHz和4G-LTE、带宽20 MHz的调制信号下,在2.4～2.8 GHz工作频带测试,放大器的输出功率为22 dBm,邻近信道功率比（ACPR）约为-43 dBc。     

基于GaAs HBT的J类射频功率放大器

基于2 μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。     

优化偏置点的SiGe功率放大器设计

采用0.18 μm SiGe BiCMOS工艺,设计了应用于2.4 GHz频段无线局域网的功率放大器。着重测试分析了偏置点对放大器输出信号误差矢量幅度和效率的影响。发现通过优化偏置点,可提高功率放大器的最大线性输出功率和效率。电路采用三级单端放大结构,集成了偏置电路、输入匹配和级间匹配电路。在优化的偏置点下测试表明,在2.45 GHz频率处增益为26.6 dB,1 dB压缩点处输出功率为23.6 dBm。对于IEEE 802.11g 54 Mbps的调制信号,误差矢量幅度为5.6%时,线性输出功率达到16.6 dBm。     

基于中和电容的60 GHz CMOS功率放大器设计

功率放大器（Power Amplifier, PA）是射频前端重要的模块,本文基于SMIC 55 nm RF CMOS 工艺,设计了一款60 GHz 两级差分功率放大器。针对毫米波频段下,硅基CMOS晶体管栅漏电容（Cgd）严重影响放大器的增益和稳定性的问题,采用交叉耦合电容中和技术抵消Cgd影响。通过优化级间匹配网络和有源器件参数,提高了功率放大器的输出功率,增益和效率。后仿结果显示,在1.2V的供电电压下,工作在60 GHz的功率放大器饱和输出功率为11.3 dBm,功率增益为16.2 dB,功率附加效率为17.0%,功耗为62 mW。芯片面积380×570 um2 。