一种0.13 μm CMOS K波段宽带功率放大器

基于0.13 μm CMOS工艺,采用多频点叠加的方式,设计了一种K波段宽带功率放大器。输入级采用晶体管源极感性退化方式,实现了宽带输入匹配。驱动级采用自偏置共源共栅放大器,为电路提供了较高的增益。输出级采用共源极放大器,保证电路具有较高的输出功率。后仿真结果表明,在26 GHz处,该功率放大器的增益为22 dB,－3 dB带宽覆盖范围为22.5~30.5 GHz,输出功率1 dB压缩点为8.51 dBm,饱和输出功率为11.6 dBm,峰值附加功率效率为18.7%。     

一种用于5G通信的高稳定双模功率放大器

采用国产40 nm CMOS工艺,设计了一种用于5G通信的28 GHz双模功率放大器。功率级采用大尺寸晶体管,获得了高饱和输出功率。采用无中心抽头变压器,消除了大尺寸晶体管带来的共模振荡问题。在共源共栅结构的共栅管栅端加入大电阻,提高了共源共栅结构的高频稳定性。采用共栅短接技术,解决了大电阻引起的差模增益恶化问题。在级间匹配网络中采用变容管调节,实现了双模式工作,分别获得了高功率增益和高带宽。电路后仿真结果表明,在高增益模式下,该双模功率放大器获得了20.8 dBm的饱和输出功率、24.5%的功率附加效率和28.1 dB的功率增益。在高带宽模式下,获得了20.6 dBm的饱和输出功率、22.6%的功率附加效率和12.2 GHz的3 dB带宽。     

基于提高效率方法的CMOS功率放大器设计

利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里描述了一种采用共源共栅电感提高效率的5.25GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8V电源电压下,电路改进后于改进前相比较,用来表示功率放大器效率的功率附加效率（PAE）提高了两个百分比。最后给出了功放版图。     

提高共源共栅CMOS功率放大器效率的方法

利用共源共栅电感可以提高共源共栅结构功率放大器的效率。这里描述了一种采用共源共栅电感提高效率的5.25 GHz WLAN的功率放大器的设计方法,使用CMOS工艺设计了两级全差分放大电路,在此基础上设计输入输出匹配网络,然后使用ADS软件进行整体仿真,结果表明在1.8 V电源电压下,电路改进后与改进前相比较,用来表示功率放大器效率的功率附加效率(PAE)提高了两个百分比。最后给出了功放版图。     

X波段双模功率MMIC设计

基于有源负载调制的多阻抗匹配技术，采用0.25μm GaN HEMT工艺，研制了一款工作在X波段双模功率放大器芯片，使功率放大器在峰值及回退10 dB两种输出功率模式下均具有较高的效率。采用对称双路三级放大拓扑设计，利用多阻抗匹配与电压切换方式实现双模工作。主功放设计兼顾高功率与低功率模式下的输出功率与效率；辅功放兼顾低功率模式下输出匹配网络呈现高阻状态与高功率模式下匹配网络实现宽带匹配两种状态。测试结果表明，在25℃环境温度、脉宽100μs、占空比10%脉冲测试下，8.5～13.0 GHz频率范围内，功率放大器的高功率模式饱和输出功率最高可达47.5 dBm，功率附加效率最高达到43%;10～12 GHz频率范围内，低功率模式输出功率可达37 dBm，功率附加效率最高达到27%。     

一种65 nm CMOS 60 GHz高增益功率放大器

设计了一种基于65 nm CMOS工艺的60 GHz功率放大器。采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率。采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本。采用Cadence、ADS和Momentum等软件进行联合仿真。后仿真结果表明,在工作频段为60 GHz时,最大小信号增益为26 dB,最大功率附加效率为18.6%,饱和输出功率为15.2 dBm。该功率放大器具有高增益、高效率、低成本等优点。     

基于40 nm CMOS工艺的高效率功率放大器设计

针对硅基毫米波功率放大器存在的饱和输出功率较低、增益不足和效率不高的问题,基于TSMC 40nm CMOS工艺,设计了一款工作在28GHz的高效率和高增益连续F类功率放大器。提出的功率放大器由驱动级和功率级组成。针对功率级设计了一款基于变压器的谐波控制网络来实现功率合成和谐波控制,有效地提高了功率放大器的饱和输出功率和功率附加效率。采用PMOS管电容抵消功率级的栅源电容,进一步提高线性度和增益。电路后仿真结果表明,设计的功率放大器在饱和输出功率为20.5dBm处的峰值功率附加效率54%,1dB压缩点为19dBm,功率增益为27dB,在24GHz~32GHz频率处的功率附加效率大于40%。     

基于GaN 的3. 4~ 3. 6 GHz 高增益Doherty 功率放大器

基于两级功率放大器架构,设计了一款平均输出功率为37 dBm(5 W)的高增益Doherty 功率放大器。 该器件通过增加前级驱动功率放大器提高Doherty 功率放大器的增益,采用反向Doherty 功率放大器架构,将λ/4 波 长传输线放置在辅助功放后端,相位补偿线放置在主功放前端,并使主功放输出匹配网络采用双阻抗匹配技术实现 阻抗变换,如此可扩宽功率放大器的工作带宽。连续波测试结果显示:3. 4~3. 6 GHz 工作频段内,饱和输出功率在 44. 5 dBm 以上,功率饱和工作点PAE 在43. 9%以上;在平均输出功率(37 dBm,5 W)工作点,回退量大于7. 5 dB,功 率附加效率PAE 为36. 8%以上,功率增益在31 dB 以上。     

基于ADS的功率放大器设计与仿真

为了使射频功率放大器输出一定的功率给负载,采用一种负载牵引和源牵引相结合的方法进行功率放大器的设计。通过ADS软件对其稳定性、输入/输出匹配、输出功率进行仿真,并给出清晰的设计步骤。最后结合设计方法给出一个中心频率为2.6GHz、输出功率为6.5W的功率放大器的设计及优化实例和仿真结果。仿真结果表明,这种方法是可行的,满足设计的要求,并且对功放的设计有着重要的参考价值。     

基于0.7μm InP DHBT的毫米波数字化功率放大器

基于磷化铟双异质结双极型晶体管(InP DHBT)实现了一款K波段数字化功率放大器芯片。该芯片利用InP DHBT工艺兼容高速数字与射频功率电路的优点,采用多个数字功放单元并联连接的形式,每个数字功放单元可以根据数字基带控制信号接通或断开,形成多位的射频功率直接输出。在分析了基于共射-共基结构数字功放单元电路的瞬态响应和大信号特性的基础上,设计并实现8位数字化功率放大器,其不同权重功放单元输出经过下层金属接地作为地平面的总线式结构进行功率合成,有效调节了传输线的阻抗和信号的耦合,有利于输出功率的合成。在20 GHz时,最大饱和输出功率和附加效率分别为27 dBm和21%,归一化输出电压的均方差为0.031 5,电路线性度较好。