共查询到20条相似文献,搜索用时 0 毫秒
1.
基于GaAs增强型pHEMT工艺,设计了一款单电源供电、工作频率覆盖0.1 GHz~18 GHz单片集成宽带低噪声放大器芯片。在同一芯片上集成分布式低噪声放大器和有源偏置电路,通过有源偏置电路为分布式放大器提供栅压实现放大器单电源供电。在片测试结果表明,放大器在+5 V工作电压下,工作电流60 mA,在0.1 GHz~18 GHz工作频段范围内实现小信号增益18 dB,输出P1 dB(1 dB压缩点输出功率)典型值12 dBm,噪声系数典型值2.5 dB。放大器的芯片尺寸为2.4 mm×1.0 mm×0.07 mm。 相似文献
2.
提出了一种新型电路拓扑结构的增益模块,该增益模块为达林顿-共射共基结构,对
其工作原理进行了分析。基于AWR Microwave Office软件的仿真结果表明:达林顿晶体管共
射放大电路具有较强的电流放大能力,能有效提高增益;共基放大电路能抑制电路密勒效应
,改善电路高频响应。设计了增益模块的版图,用2 μm InGaP/GaAs HBT工艺成功流片
,测试结果表明:在01~4 GHz频率范围内,该增益模块最大增益为25 dB,最小
增益大于13.5 dB,在900 MHz工作频率时,该增益模块的P1dB为20 d
Bm。 相似文献
3.
基于GaAs pHEMT工艺,设计了一个6~18 GHz宽带有源倍频器MM IC,最终实现了较高的转换增益和谐波抑制特性。芯片内部集成了输入匹配、有源巴伦、对管倍频器和输出功率放大器等电路。外加3.5 V电源电压下的静态电流为80 mA;输入功率为6 dBm时,6~18 GHz输出带宽内的转换增益为6 dB;基波和三次谐波抑制30 dBc。当输出频率为12 GHz时,100 kHz频偏下的单边带相位噪声为-143 dBc/Hz。芯片面积为1 mm×1.5 mm。 相似文献
4.
基于0.25 μm GaAs赝高电子迁移晶体管(pHEMT)工艺,研制了一种1.0~2.4 GHz的放大衰减多功能芯片,该芯片具有低噪声、高线性度和增益可数控调节等特点。电路由第一级低噪声放大器、4位数控衰减器、第二级低噪声放大器依次级联构成,同时在片上集成了TTL驱动电路。为获得较大的增益和良好的线性度,两级低噪声放大器均采用共源共栅结构(Cascode)。测试结果表明,在1.0~2.4 GHz频带范围内,该芯片基态小信号增益约为36 dB,噪声系数小于1.8 dB,输出1 dB压缩点功率大于16 dBm,增益调节范围为15 dB,调节步进1 dB,衰减RMS误差小于0.3 dB,输入输出电压驻波比小于1.5。其中放大器采用单电源+5 V供电,静态电流小于110 mA,TTL驱动电路采用-5 V供电,静态功耗小于3 mA。整个芯片的尺寸为3.5 mm×1.5 mm×0.1 mm。 相似文献
5.
基于0.15μm GaAs E-pHEMT工艺设计并制备了一款0.6~18.0 GHz的低噪声放大器单片微波集成电路。该放大器使用一级共源共栅结构,通过负反馈实现宽带的匹配设计。同时在共栅晶体管栅极增加到地电容,共源管和共栅管漏极增加峰化电感,以提高高频增益,扩展带宽,改善噪声。常温在片测试结果表明,在3.3 V单电源供电下,0.6~18.0 GHz频带内该款低噪声放大器噪声系数典型值1.5 dB,小信号增益约15 dB,增益平坦度小于±0.9 dB,输入、输出电压驻波比典型值分别为1.7和1.8,1 dB压缩点输出功率典型值14 dBm,功耗72.6 mW,芯片面积1.5 mm×1.2 mm。 相似文献
6.
基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺研制了一款DC~70 GHz超宽带放大器单片微波集成电路(MMIC)。采用6级共源共栅结构,拓展了超宽带放大器MMIC的带宽,提高了其增益。在共源共栅PHEMT之间引入一条调谐微带线作为调谐电感,改善了超宽带放大器MMIC的增益平坦度。在片测试结果表明,该放大器MMIC在DC~70 GHz内,小信号增益大于8.3 dB,增益平坦度典型值为±1 dB,饱和输出功率大于13 dBm。在50 GHz以下噪声系数小于5 dB,在70 GHz的噪声系数为8.5 dB。该放大器MMIC的工作电压为8 V,电流为70 mA,包含射频压点与直流压点的芯片尺寸为1.39 mm×1.11 mm。 相似文献
7.
8.
9.
采用GaAs 0.13μmp HEMT MMIC流片工艺设计和制作了一种S频段双通道低噪声放大器芯片,芯片内部集成了两个低噪声放大器通道、一级单刀双掷(SPDT)开关和一个晶体管-晶体管逻辑(TTL)电平转换电路。低噪声放大器电路采用一级共源共栅场效应管(Cascode FET)结构实现,使其具有比单管更高的增益,简化了芯片拓扑,降低了芯片设计难度。经流片测试,在1.9~2.1GHz的工作频带内,芯片噪声系数优于1.4dB,增益大于22.5dB,输入驻波优于1.8,输出驻波优于1.4,输出1dB压缩点(P1dB)为10dBm。大量芯片样本在片测试统计数据表明该低噪声放大器成品率大于90%,性能指标优于目前同类商业芯片指标。 相似文献
10.
11.
12.
13.
利用pHEMT工艺设计了一个1.8~2.8 GHz波段单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-58143晶体管,电路采用二级级联放大的结构形式,用微带电路实现输入输出和级间匹配,通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比和稳定系数等特性进行了研究。设计出一个增益大于20 dB,噪声系数小于1.5 dB,输入输出电压驻波比小于1.9,达到设计要求。 相似文献
14.
1~4GHz微封装宽带放大器 总被引:1,自引:0,他引:1
介绍了 1~ 4GHz微波宽带微封装放大器的研制。采用负反馈的设计原理 ,利用 EESOF进行 CAD设计。主要指标为 :工作频率 1~ 4GHz,增益 1 8d B,增益平坦度 ± 0 .7d B,驻波比 2 .0∶ 1 ,1 d B压缩输出功率 1 9d Bm,封装形式 TO- 8C。 相似文献
15.
基于500 nm磷化铟双异质结双极晶体管(InP DHBT)工艺,设计了一种工作在33~170 GHz频段的超宽带共源共栅功率放大器。输入端和输出端的平行短截线起到变换阻抗和拓展带宽的作用,输出端紧密相邻的耦合传输线补偿了一部分高频传输损耗。测试结果表明,该放大器的最大增益在115 GHz达到11.98 dB,相对带宽为134.98%,增益平坦度为±2 dB,工作频段内增益均好于10 dB,输出功率均好于1 dBm。 相似文献
16.
级联型低噪声放大器设计和优化的研究 总被引:1,自引:0,他引:1
文章详细分析了共源共栅级联型低噪声放大器的优化设计方法。文章首先简要的介绍共源共栅MOSFET低噪声放大器优化设计步骤。在此基础上,通过分析整个级联型低噪声放大器的密勒效应对优化设计的影响,进一步提出了对共栅级MOSFET的沟道宽度优化的必要性。最后,文章以一个工作于2.4GHz,0.5gm工艺的低噪声放大器设计为例,证实了前面理论分析的正确性,并根据低噪声放大器的主要设计指标给出了共源共栅结构下共栅级MOSFET的沟道宽度的优化方法。 相似文献
17.
使用TSMC0.18μm RF CMOS工艺,设计一个低电压折叠式共源共栅结构低噪声放大器(LNA).利用性能系数FoM(Figure of Merit)衡量其整体性能,并通过仿真找到使FoM最大的偏置电压.使用Cadence SpectreRF仿真表明,在0.9V电源下,2.4GHz处的反射系数良好.噪声系数NF仅为... 相似文献
18.
19.
20.
使用E-PHEMT工艺,结合有源自偏置技术与达林顿放大器技术,制作一种新型E-PHEMT达林顿反馈放大器。相较于传统结构,这种新型结构具有显著的两大优点,采用E-PHEMT的技术使放大器线性度获得较大提高。在0.5~3 GHz的频率范围内,5 V供电电压的情况下,新型放大器可以保持21.5 dBm以上的P1dB;8 V情况下,更是能达到23.5 dBm以上的P1dB;采用有源自偏置技术以后,取消了传统结构中的偏置电阻,减少了电压消耗,使电源效率提高了近40%,并且使得偏置电流、增益、IP3和P1dB对温度的敏感度大大降低。 相似文献