产品推介

嵌入式系统Altera基于模型的FPGA浮点DSP工具Altera公司演示了使用FPGA的浮点DSP新设计流程,支持在FPGA中实现复数浮点DSP算法,包括集成在DSP Builder高级模块库中的Altera浮点DSP编译器、QuartusII RTL工具链、     

基于DSP Builder的VGA接口设计

本文给出了基于Altera DSP Builder平台下VGA接口的系统级设计方法。该接口模块可利用NiosⅡ进行灵活地控制和配置。文中在CycloneⅡDSP平台上实现了该设计,并验证了设计的有效性。     

基于DSP的QPSK调制的设计与实现

设计了一套基于TMS320VC5416型DSP的实验系统,用于实现QPSK的调制。阐述了QPSK算法的基本原理和调制方式及实现QPSK调制硬件的设计方案,最后说明在该系统上现实QPSK的设计流程以及实验波形图。     

基于LMS的自适应去噪滤波器设计

讨论了自适应滤波去噪原理，采用LMS算法设计了自适应去噪滤波器，分析了MAT-LAB／SIMULINK中DSP Builder模块库在FPGA中的设计优点，最后应用DSP Builder模块库对自适应滤波器进行仿真。为自适应滤波器硬件实现提供了实验依据。     

基于DSP的QPSK调制的设计与实现

设计了一套基于TMS320VC5416型DSP的实验系统,用于实现QPSK的调制.阐述了QPSK算法的基本原理和调制方式及实现QPSK调制硬件的设计方案,最后说明在该系统上现实QPSK的设计流程以及实验波形图.     

基于FPGA技术的数字中频系统的设计

在数字中频的理论基础上,研究了数字中频的FPGA实现技术。包括NCO混频器、多速率信号处理(抽取和内插)模块、FIR滤波器模块在FPGA上的实现方式和结构。然后对数字中频系统中的各个模块利用MATLAB和DSP Builder进行了仿真,并使用QuartusⅡ编程实现。通过在软件上仿真数字中频系统,验证了本设计方案的正确性和可行性。     

基于DSP的4/πQPSK调制解调器的设计

QPSK调制解调器与具有强大数字信号处理功能的DSP芯片相结合,实现了调制解调的高效实时处理。系统采用TI公司的TMS320C5409为核心处理器,设计了硬件电路系统的3个主要模块,包括A/D转换模块,程序存储器模块和数据存储器模块。将一种简单高效的定时同步算法——最大平均功率定时同步算法引入到系统的解调设计中,以提高定时同步的运算速度和准确性。系统软件采用汇编语言编写,并通过CCS软件仿真,结果证明该算法能够完成4/πQPSK调制解调的全部功能,且具有体积小、功耗低、集成度高、软件可移植性强等优点。     

一种基于Nios Ⅱ的可重构DSP系统设计

应用NiosII嵌入式软核处理器所具有的可自定义指令的特点,本文提出了一种具有常规DSP功能的NiosII系统SOPC解决方案。用户可通过Matlab和DSP Builder或VHDL语言来设计复数乘法器、整数乘法器、浮点乘法器等硬件模块,再将它们定制为相应的指令,从而实现软件的灵活性和硬件高速性的结合。     

基于DSP Builder的AM信号发生器的设计

系统采用DDS技术,利用Matlab/DSP Builder建立AM信号发生器模型,并在DSP Builder平台上完成系统的编译与仿真,经验证该系统可以实现调幅功能。最后用ALTERA公司的cyclone系列的FPGA芯片EP2C35F484C6实现AM信号发生器。     

基于FPGA的FIR数字滤波器设计与实现

简要介绍了FIR数字滤波器的结构特点和基本原理,提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。     

基于Matlab／DSP Builder任意波形信号发生器的两种设计

根据传统型任意波形信号发生器和基于DDS任意波形信号发生器的设计原理,采用Matlab／DSP Builder的建模方法,在DSPBuilder平台上完成两种原理的系统建模和仿真,并用Signal Compiler工具对模型进行编译,产生Quartus Ⅱ能够识别的VHDL源程序,并通过FPGA芯片EP2C8Q208c来实现,最后用SignalTapⅡ进行硬件测试。经系统仿真和硬件测试,证明两种设计方法的正确性。比较传统的硬件描述语言建模,该方法设计简单、修改方便、成本低、不涉及到任何编程,对硬件理论知识要求不高,实现起来容易。     

基于DSP Builder的数字滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。     

CVSD编码原理及其在DSP Builder下的实现

连续可变斜率增量调制（CVSD）是一种在卫星通信、移动通信和军事通信等领域应用非常广泛的语音信号波形编码方式。在对CVSD原理分析的基础上，利用Altera公司提供的DSP Builder设计工具，在FPGA器件上实现了CVSD译码器。     

基于TMS320C6x实现多载波QPSK信号全数字化整体解调

本文提出并证明了一种群路 ＦＤＭＡ／ＱＰＳＫ（ＳＣＰＳ／ＱＰＳＫ）信号全数字化整体解调的新方法,该方法根据信道构成特点和信号调制方式,将直接分路法和常规多相ＦＦＴ分离法相结合,构成了一种简化的等效多相ＦＦＴ分路方法,接着将输出的数字信号直接送到数字式解调器,实现了多载波信号的全数字化整体解调,其特点是软件和硬件结构简单、系统计算量小,且易于ＤＳＰ实时实现,现己用该算法进行了３２路ＦＤＭＡ／ＱＰＳＫ信号整体解调的计算机仿真实验,结果表明该方法是可行的;目前己用最新数字信号处理器ＴＭ３２０Ｃ６２０１硬件板对此方法的关键技术进行了实时仿真。     

Matlab／Simulink到VHDL代码的转换研究及其实验配置

讨论了由Mattab／Simutink生成VHDL代码的原理。详细论述了从Simulink模型顶层系统设计、IP核配置到到VHDL语言自动转换、综合、适配与时序仿真的结构与流程。介绍了利用Xilinx的System Generator及Altera的DSP Builder将Simulink模型转换为VHDL代码的方法，对算法实现过程中需注意的问题进行了说明。提出了基于最新版本的完整实验室软硬件配置方案。利用Xilinx Blockset的Mcode模块设计一个带延迟的复数乘法器并进行了软硬件的仿真测试。     

用TMS320C6x实现2M路QPSK信号全数字化整体解调算法研究

本文提出并证明了一种群路FDMA/QPSK(SCPS/QPSK)信号全数字化整体解调的新方法,该方法根据信道构成特点和信号调制方式,将直接分路法和常规多相FFT分离法相结合,构成了一种简化的等效多相FFT分路方法,接着将输出的数字信号直接送到数字式解调器,实现了多载波信号的全数字化整体解调,其特点是软件和硬件结构简单、系统计算量小,且易于DSP实时实现,现已用该算法进行了32路FDMA/QPSK信号整体解调的计算机仿真实验,结果表明该方法是可行的;目前已用最新数字信号处理器TMS320C6201硬件板对此方法的关键技术进行了实时仿真.     

LTE中变速率FIR滤波器的FPGA实现

基于ALTERA公司提供高级数字信号处理模块,对LTE通信系统的信号采样率进行变速率滤波。由于FIR滤波器存在较大的群时延和硬件时延,信号经过滤波后有可能产生分数时延,使相位发生旋转。提出了一种新的时延补偿方法,对每一级滤波器进行时延补偿。板级测试结果表明,基带信号通过该滤波器后,星座图恢复完好,EVM小于1%,且与Matlab定点仿真结果一致。     

基于FPGA的数控分频器的实现

在数字逻辑电路设计中,分频器是一种基本电路。通常用来对某个给定频率进行分频,以得到所需的频率。整数分频器的实现非常简单,可采用标准的计数器,也可以采用可编程逻辑器件设计实现。文中的设计利用VHDL硬件描述语言的编程方式,通过MAX＋PLIS（Ⅱ）开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了各种类型分频比电路的设计。