低相噪毫米波锁相源及其应用

本文介绍利用双环锁相实现６ｍｍ波段低相噪固态源的设计和实验结果及其在３ｍｍ波段全相参雷达中的应用。     

低相噪毫米波源的研制

介绍了一种毫米波低相噪源的设计方法,采用PDRO和倍频电路方案,对本微波源的相位噪声和频率稳定度进行了分析,并简要介绍了PDRO的设计,对研制成的实物进行了测试,达到了设计要求的指标。该毫米波源的相位噪声≤-95dBc/Hz@10kHz,频率稳定度Δfout/fout≤1×10-8,杂波抑制比rs≤-75dBc。该毫米波源具有相位噪声低、体积小、Q值高、频率温度稳定性好等优点,具有广阔的应用前景。     

3mm锁相源研究及系统应用

采用双环数字锁相方式完成3mm波锁相源研究,并成功应用于国内第一套“95GHz毫米波干涉仪”测速系统。提出了一种新的毫米波双环锁相源相位噪声估测方法。实验结果表明:该毫米波锁相源工作在95GHz时,输出功率大于10mW,相位噪声达到-59dBc/Hz@10kHz,在-10℃~ 45℃温度范围内的频率稳定度为1.2×10-6,完全满足测速系统对毫米波发射源的高稳定、高精确度技术要求。     

Ka波段低相噪锁相倍频源设计

在通信系统中,频率源的相位噪声和频率跳变时间对系统的指标有重要影响。为了满足通信系统性能日益提高的需要,设计了一种低相噪快速跳变频率源。分析了各种频率源信号产生方式的优缺点,使用AD公司的鉴相器和国产定制VCO,采用锁相方式产生大步进和小步进2种信号,混频得到Ku波段信号,倍频滤波得到Ka波段信号。详细分析了各项指标的设计,仿真了锁相源的相位噪声和跳频时间,讨论了影响杂散的因素及解决办法。测试结果表明,该频率源输出频率范围为30~31 GHz,跳频时间为22μs,相位噪声为-97.0 d Bc/Hz@10 k Hz,达到同类产品较高水平。     

一种C波段低相噪锁相频率源的研制

提出了一种采用同轴介质谐振压控振荡器(CDRVCO)模式的锁相频率源设计方案,利用其低相噪、高Q值和高频率稳定度的优点,通过对锁相源合理的电路设计、仿真与实验,研制了一款C波段低相噪、单点频率为7 850 MHz的频率源。对样品的测试表明该频率源达到了预期的技术指标,测试结果为:工作频率为7 850 MHz时,相位噪声为-96dBc/Hz/1kHz、-98dBc/Hz/10kHz、-120dBc/Hz/100kHz、-143dBc/Hz/1MHz,近端参考杂散抑制>-95dBc。     

一种带有开关电流源的低相噪压控振荡器

提出一种带有开关电流源的电感电容压控振荡器（LC VCO）。该技术通过反馈电容将电感电容压控振荡器的输出耦合到电流源,形成了电流源的开关特性,从而减小了电感电容压控振荡器的相位噪声。提出的电感电容压控振荡器采用华虹 NEC的0.18μm SiGe BiCMOS工艺,工作频率为5.7 GHz,相位噪声为-113.0 dBc/Hz@1MHz,功耗为2.3 mA。在其他性能相同的情况下,提出的电感电容压控振荡器的振荡频率比典型的电感电容压控振荡器的相位噪声小4.5 dB。     

毫米波锁相倍频源小型化研究

本文介绍了小型毫米波跳频频率合成器的研究方法。为了满足系统小型化要求 ,采用微波频段锁定倍频到毫米波频段的锁相倍频方案 ,选用超小型、无任何补偿措施的普通 10MHz晶振。整个毫米波锁相源在15 0cm3 体积内实现。测试结果为输出频率 2 9～ 31GHz ,步进频率为 2 0MHz,相噪优于 - 6 5dBc/Hz @10kHz,输出功率大于 10dBm ,可在 8mm接收机中作本振或在发射机中作基准源使用     

X波段宽带低相噪压控振荡器

简述了X波段宽带压控振荡器的压控灵敏度线性问题和降低其输出相噪的方法,同时给出了有关分析和实验结果.     

卫星通信地面站中微波频率合成器用110MHz锁相标频源

文章较详细地介绍了用切泛音晶体制作的卫星通信地面站中微波频率合成器作标准源用的１１０ＭＨｚ锁相标频源的优化设计。阐述了设计思想，关键部件的设计考虑及其具体的电路设计等问题，给出了关键部件晶体压控振荡器电路图及锁相标频源的实测结果及数据，该电路性能指标满足要求。     

一种基于倍频技术的低相噪X波段频率源设计

为得到低相噪的X波段微波信号,运用微波倍频技术的原理设计了一种频率源。分别针对双极晶体管和场效应管倍频电路进行了具体分析和工程调试。最终完成的频率源实现了低相噪性能,相噪指标为-87 dBc@100 Hz,-102 dBc@1 kHz,-110 dBc@10 kHz。测试结果表明倍频电路除损失理论上的相位噪声外,基本不附加噪声。     

1.8 GHz相位噪声优化的差分压控振荡器

针对DCS-1800标准，设计了应用于频率综合器中的差分压控振荡器。采用噪声滤波器，降低了VCO的相位噪声；采用片上电感，压控振荡器可以单片集成。其可调频率为1660～1815MHz，在偏置频率为600kHz的条件下，仿真测得的相位噪声为-125dBc／Hz。整个VCO的工作电压为2．5V，工作电流为6mA。     

低相位噪声CMOS环形压控振荡器的研究与设计

针对个人电脑和通讯系统对频率合成器中振荡器的低相位噪声的要求,对基本的环形振荡器结构进行改进,设计了两种宽带低相位噪声CMOS环形压控振荡器(VCO),在800 MHz振荡频率、1 MHz频偏下,测试的相位噪声分别为-123 dBc/Hz和-110 dBc/Hz.两个VCO的调谐范围分别为450～1 017 MHz和559～935 MHz.     

GPS射频接收芯片中低功耗压控振荡器的设计

设计了一种应用于GPS射频接收芯片的低功耗环形压控振荡器.环路由5级差分结构的放大器构成.芯片采用TSMC 0.18 μm CMOS工艺,核心电路面积0.25 mm×0.05 mm.测试结果表明,采用1.75 V电源电压供电时,电路的功耗约为9.2 mW,振荡器中心工作频率为62 MHz,相位噪声为-89.39 dBc/Hz @ 1 MHz,该VCO可应用于锁相环和频率合成器中.     

A low phase noise and low power 3–5 GHz frequency synthesizer in 0.18 µm CMOS technology

A low power frequency synthesizer for WLAN applications is proposed in this paper. The NMOS transistor-feedback voltage controlled oscillator (VCO) is designed for the purpose of decreasing phase noise. TSPC frequency divider is designed for widening the frequency range with keeping low the power consumption. The phase frequency detector (PFD) with XOR delay cell is designed to have the low blind and dead zone, also for neutralizing the charge pump (CP) output currents; the high gain operational amplifier and miller capacitors are applied to the circuit. The frequency synthesizer is simulated in 0.18 µm CMOS technology while it works at 1.8 V supply voltage. The VCO has a phase noise of −136 dBc/Hz at 1 MHz offset. It has 10.2% tuning range. With existence of a frequency divider in the frequency synthesizer loop the output frequency of the VCO can be divided into the maximum ratio of 18. It is considered that the power consumption of the frequency synthesizer is 4 mW and the chip area is 10,400 µm².     

一种宽电源锁相环电路的设计与实现

在片内无电源调整电路的条件下，通过电路优化，设计并实现了一种在2．5～5．5V宽电源下稳定工作的锁相环(PLL)。测试结果较好地反映了设计的正确性，并提出了改进意见。     

低相位噪声微波锁相频率源设计

介绍了一种用单片机控制的微波锁相频率源的设计思想、设计方法以及实验测试结果。在对锁相技术（PLL）研究的基础上，从理论上提出了锁相源对参考晶振的指标要求，分析了单片机对输出信号频谱纯度的影响，总结设计中需要注意的几个问题，并提出相应的解决方案，使锁相频率源的性能指标达到最佳状态。     

一种采用交错耦合VCO和高速前置分频器的频率合成器

文章提出了一种采用延迟单元交错耦合压控振荡器（VCO）和高速双系数前置分频器的锁相环（PLL）频率合成器设计方法。采用0．25μm的CMOS工艺模型,在Cadence环境下模拟,在相同级数情况下,设计获得的VCD比传统顺序连接的VCO速度快1．4倍;运用动态D触发器实现的双系数前置分频器,最高速度可达2GHz。该锁相环频率合成器在400MHz-1.1GHz的宽频范围内都能保持良好的相位跟踪特性,温度系数为886ppm/℃,电源反射比为3．3％／V。     

Design of a three-stage ring-type voltage-controlled oscillator with a wide tuning range by controlling the current level in an embedded delay cell

This paper presents a new design for a three-stage voltage-controlled differential ring oscillator embedded with a delay cell for a wide tuning range from 59 MHz to 2.96 GHz by adjusting the current level in the delay cell. The ring oscillator consists of a voltage-to-current converter, coder circuit, three-stage ring with delay cells, and current monitoring circuit to extend the tuning range of the proposed voltage-controlled oscillator. Each functional block has been designed for a minimum power consumption using the TSMC 0.18 μm CMOS technology. We simulate the performances of the proposed voltage-controlled oscillator in terms of phase noise, power consumption, tuning range, and gain. Our simulation results show that the proposed oscillator has the linear frequency–voltage characteristics over a wide tuning range. At each tuning range (mode), the calculated phase noise of the proposed ring oscillator at each tuning range (mode) was −87, −85, −81, and −79 dBc/Hz at a 1 MHz offset from the center frequency. The DC power of the proposed voltage-controlled oscillator consumed 0.86–3 mW under a 1.8 V supply voltage.     

一种集成新型相位切换预分频器和高品质因素压控振荡器5 GHz CMOS频率综合器

本文实现了一种集成新型相位切换预分频器和高品质因素压控振荡器的锁相环频率综合器。该频率综合器在考虑噪声性能的基础上进行系统参数设计。预分频器采用了一种不易受工艺偏差影响的相位切换方式。对压控振荡器的电感开关电容和压控电容的品质因素进行了优化。与其他文献相比,该频率综合器使用相近的功耗取得更好的噪声性能。本文提出的频率综合器采用SMIC0.13微米工艺流片,芯片面积为11502500 μm²。当锁定在5 GHz时,其功耗在1.2V电源电压供电时为15mA。此时,1MHz频偏处相位噪声为-122.45dBc/Hz。