T2000高速串行接口测试介绍

高速串行接口正越来越多地被应用到各种消费类电子产品中,如何对高速串行接口进行测试也成为了人们日益关注的话题。ADVANTEST T2000测试系统的6Gbps高速串口测试模块(6GSPM)可以为高速串行接口提供全面的测试方案,为高速串行接口的测试提供从验证到量产测试的完备解决方案。     

通过眼图和BER测试分析高速串行链路的信号质量

无论是连接客户端路由器的千兆以太网接口,还是输出到显示器的低电压差分高清视频信号,在高速串行链路上获得无误码数据是一个巨大挑战。从用户角度看,衡量数字通信系统的基本指标是误码率(BER),它从统计学角度提供了一个评估整体系统失真度的指标,但有效     

串行链路IBIS-AMI模型信号完整性分析及优化

为解决高速串行链路通信时由于均衡器未精细配置导致的信号完整性问题,通过研究IBIS-AMI模型均衡结构对信号完整性的影响,使用田口试验法建立仿真试验,实现各均衡参数优化,解决了均衡器参数需要精细配置的问题。建立并分析一阶线性模型,对最佳参数组合下的眼图做出预测,并将仿真值与预测值进行对比,验证了最佳参数组合的准确性。在最佳均衡参数下,发射端与接收端得到的预测值和仿真值最大偏差不超过6%,证明了该最佳参数组合是准确的。眼图扩张程度提升了25%,信号质量明显变好,为系统驱动程序设置与信号完整性研究提供了较好的指导与参考。     

2.5D系统封装中高速I/O链路信号/电源完整性协同仿真

提出了一种2.5维（2.5D）系统封装高速输入/输出（I/O）全链路的信号/电源完整性（Signal integrity/power integrity,SI/PI）协同仿真方法。首先通过电磁全波仿真分析SiP内部“芯片I/O引脚-有源转接板-印刷电路板（即封装基板）-封装体I/O引脚”这一主要高速信号链路及相应的转接板/印刷电路板电源分配网络（Power distribution network,PDN）的结构特征和电学特性,在此基础上分别搭建对应有源转接板和印刷电路板两种组装层级的“信号链路+PDN”模型,并分别进行SI/PI协同仿真,提取出反映信号链路/PDN耦合特性的模块化集总电路模型,从而在电路仿真器中以级联模型实现快速的SI/PI协同仿真。与全链路的全波仿真结果的对比表明,模块化后的协同仿真有很好的可信度,而且仿真时间与资源开销大幅缩减,效率明显提升。同时总结了去耦电容的大小与布局密度对PDN电源完整性的影响及对信号完整性的潜在影响,提出了去耦电容布局优化的建议。     

关于高速数字电路信号完整性和电源完整性问题的探究

文章针对高速数字电路信号完整性与电源完整性问题进行了分析,希望能够为高速数字产品的研究人员提供一定的参考。     

10 Gbit/s高速串行通道的优化设计与研究

随着系统工作速度的节节攀升,高速链路信号完整性问题直接影响到最终成像的质量,成为制约遥感相机系统性能的瓶颈。文章以某航天遥感相机电子学设计中的板间光电高速链路设计为例,对PCB上高速串行链路展开三维电磁建模,进行了信号完整性仿真及优化设计,分析了介质材料、铜厚,以及AC耦合电容带来的影响,并提出了优化措施。在此基础上,提出了板间光电链路的仿真分析方法,进行了通道仿真,计算了传输通道的损耗,并将仿真眼图和实测眼图进行了对比。由对比结果可知,仿真结果与实测结果高度相似,眼高相对误差为7.3%,眼宽相对误差为11.4%。提出的分析方法对板间光电高速链路及高速串行链路中信号衰减和失真情况的分析起到有效的预估和指导作用。     

高速系统的信号完整性研究

为了解决高速系统PCB设计中的信号完整性问题,从信号线的传输线效应、电路间的串扰效应、同步开关噪声、电磁辐射干扰、电源完整性五个方面分析了信号完整性问题产生的原因,提出了工程应用中的相应解决措施,给出了基于Cadence软件高效的高速系统PCB的设计方案。     

高速信令链路分析与研究

文章首先就高速信令链路进行了简单的介绍,并根据现网BSC的信令负荷情况对高速信令的应用前景进行了可行性分析,最后就高速信令链路的MTP2层的扩展序列编码、错误监控机制以及传输连接方式进行了比较深入的研究和探索。     

高速电路抖动性能的剖析与设计考虑

本文对SDH／SONET标准化协议中抖动性能做了比较详尽的描述,深入地剖析了几种容易混淆的有关抖动的概念。总结了一套现在较为流行的SDH／SONET抖动性能规范,并在相应的通信系统高速电路设计实践中,给出了一些如何减少电路抖动性能的切实可行的参考方法。     

Gbps试验系统中高速串行接口的设计与实现

介绍Gbps无线通信试验系统中高速串行数据接口的设计与实现。按照Gbps无线通信试验系统对高速串行数据的传输要求,数据传输速率超过1 Gb/s,在基于Xilinx IP core技术上对单板上的FPGA进行逻辑设计,实现了符合系统要求的高速串行数据接口。在系统实际调试中,通过ATCA机箱背板进行数据传输,获得了高达Gbps的数据吞吐速率且传输误码率低于10-14。     

高速电路板的电磁兼容性分析

文章介绍了基于信号完整性（SI）、电源完整性（PI）与电磁兼容性（EMI）的高速PCB的设计方法,并利用Cadence软件针对高速PCB设计中的信号完整性、电源完整性及电磁兼容性中的基本问题进行仿真与分析。     

3G手机高速串行接口液晶显示模块的设计与应用

高速串行接口由于在EMI、体积和功耗等方面的特性,在要求不断提高的3G手机液晶显示模块上的应用也愈发体现出其优势.介绍了一种目前主流的高速串行接口-MDDI的物理层和数据连结层的结构和原理,开发了基于三星S6D0139芯片的带MDDI接口的液晶显示模块.利用该模块实现了主副屏的静态画面显示和主屏的动态视频显示.经过实际的测试,证实采用高速串行接口的模块在保持原有显示效果的基础上.在接口的体积以及电磁兼容等性能上相对于传统的LCD接口有明显的优势,能更好地适应3G手机高速视频数据传输的需要.     

高速信号测试中夹具的去嵌

1高速信号测量中的去嵌问题图1的A情形为一个典型的高速信号传输链路,包括Tx发送端、传输链路(通常为差分对传输线)和Rx接收端。高速信号的Tx发送端物理层信号质量测试通常在两个位置处进行测试,一个是距离发送端最近的位置,另外一个是距离接收端最近的位置,前者是衡量Tx发送端信号的质量,后者是衡量Tx发送端信号经过一条传输链路后到达接收端位置后的信号     

浅谈高速信令链路的应用与发展

对我国今后NO.7信令网中可能应用高速信令链路技术进行了阐述,并对两种不同的高速信令链路技术进行了比较。     

WCDMA系统高速上行链路分组接入技术分析

HSUPA是WCDMA上行链路的演进标准,在此标准中采用了基于软合并的物理层混合重传、基于Node B的快速调度及传输时间间隔短帧传输等技术,大大提高了WCDMA上行数据速率.在简要介绍 HSUPA的基础上,对其采用的三种关键技术作了较全面的分析,并探讨了HSUPA的引入对UTRAN系统结构的影响.最后,还对HSUPA的全球商业化进展作了详细介绍.     

高速数字电路的传输线效应分析

在高速数字电路中,传输线效应可以引起信号的过冲、下冲及振铃现象。运用传输线的有关理论可以清晰地解释工程设计中遇到的这些信号畸变现象的原因,并且能够得到几种保持信号完整性的方法。在设计中利用这些办法可以得到满意的结果。深刻理解传输线理论的有关概念,有利于把工作中积累的一些经验上升为理性认识,从而提高设计水平。     

基于图像处理系统的高速电路信号完整性分析

系统越来越复杂，布线密度越来越大，数据传送速率越来越高速，这些都使得高速电路设计中的信号完整性问题逐渐成为设计者关注的焦点。结合高速图像解压缩处理系统分析了高速数字电路设计中的信号完整性问题及其产生的原因，并通过使用hyperlynx仿真工具针对本系统找出了解决信号完整性问题的具体方法。     

用Cadence PSD软件做高速电路设计

提出高速电路设计所面临的问题,介绍利用Cadence PSD(PCB System Design)软件做高速电路设计的方法和简要过程,给出了一个设计实例和测试结果,列举了使用Cadence PSD软件做高速电路设计的优点。     

基于高速数字电路中的信号完整性分析

信号完整性是高速数字电路中比较关键的一个部分,随着电子产品更新换代速度的加快,高速数字电路中的信号完整性设计以及分析也更加重要。文章从高速数字电路中的信号完整性问题出发,明确了高速数字电路中信号完整性遭到破坏的原因,进而对高速数字电路中的信号完整性进行了仿真分析,希望为高速数字电路信号完整性的增强提供积极借鉴和建议。     

基于PADS2004的高速PCB设计

在高速印刷电路板设计过程中,仅依靠个人经验布线,往往存在巨大的局限性,因而高速电路设计的仿真显示出越来越重要的地位。借助仿真软件,通过对高速信号线进行布局布线前仿真和布局布线后仿真,可以发现和解决信号完整性、串扰、EMC等问题。本文主要介绍了使用PADS2004/hyperLynx软件进行印刷电路板的仿真,通过对高速数字电路中的阻抗匹配、传输线长度及EMC问题的仿真,根据仿真结果分析给出了相应解决办法。文章还对高速电路设计中电源层分配、时钟设计进行了讨论。