基于BiFIFO的多DSP高速互连系统设计

在由TMS320C6701组成的多DSP并行信号处理系统中,DSP片间的互连性能成为系统性能的关键指标。本文从硬件和软件两个方面讨论了基于BiFIFO的DSP间高速互连的设计方案。     

Rapidlo互连技术研究

在典型的嵌入式系统中，难点在于系统互连级，即系统内的不同组件之间彼此通信的速率。作为目前世界上第一个、也是唯一的嵌入式系统互连国际标准，RapidlO互连架构通过定义一种高性能包交换互连技术有效地消除了系统互连瓶颈。本文从多个方面对新一代高速互连技术——RapidlO进行了研究，在介绍其应用的基础上给出了一种利用串行RapidlO实现板间和芯片间互连的系统结构方案。     

RapidIO互连技术研究

在典型的嵌入式系统中,难点在于系统互连级,即系统内的不同组件之间通信的速率.作为目前世界上第一个、也是惟一的嵌入式系统互连国际标准,RapidIO互连架构通过定义一种高性能包交换互连技术有效地消除了系统互连瓶颈.文中从多个方面对新一代高速互连技术--RapidIO进行了研究,在介绍其应用的基础上给出了一种利用串行RapidIO实现板间和芯片间互连的系统结构方案.     

RapidIO互连技术研究

在典型的嵌入式系统中,难点在于系统互连级,即系统内的不同组件之间彼此通信的速率。作为目前世界上第一个、也是惟一的嵌入式系统互连国际标准．RapidIO互连架构通过定义种高性能包交换互连技术．有效地消除了系统互连瓶颈。本文从多个方面对新一代高速互连技术--RaPidIO进行了研究．在介绍其应用的基础上给出了一种利用串行RaPidIO实现板间和芯片间互连的系统结构方案。     

RapidlO互连技术研究

在典型的嵌入式系统中，难点在于系统互连级，即系统内的不同组件之间通信的速率。作为目前世界上第一个、也是惟一的嵌入式系统互连国际标准，RapidlO互连架构通过定义一种高性能包交换互连技术有效地消除了系统互连瓶颈。文中从多个方面对新一代高速互连技术——RapidlO进行了研究，在介绍其应用的基础上给出了一种利用串行RapidlO实现板间和芯片间互连的系统结构方案。     

ATM与Internet互连技术

ＡＴＭ网络与Ｉｎｔｅｒｅｔ互连是现代通信发展的必然结果。文章从通信协议和技术规范方面对ＡＴＭ、Ｉｎｔｅｒｎｅｔ相互连接的原理、方法、结构等进行了描述，着重介绍了ＩＰＯＡ、ＬＡＮＥ、ＭＰＯＡ技术及实现。     

RPR与多波长光标记交换技术融合实现多环互连

将弹性分组环(RPR)与多波长光标记交换两种技术融合,采用多波长光标记交换将去往不同RP子网的数据进行光路由,实现多个弹性分组环之间互通信息。     

用分组交换技术实现单位内外的网络互连

用分组交换技术实现单位内外的网络互连陈守才分组交换技术是目前世界上广泛使用的数据通信技术，它具有可靠性高、灵活方便、通信费用低等优点。对于厂矿企业，采用分组交换技术实现单位内通信网络间的互连，利用国家分组交换网使本地与异地的数据终端进行数据交换、共享...     

高性能高可靠性的多总线Ⅱ结构

多总线Ⅱ结构是Intel公司推出的最新的并行总线结构。它采用了全新的技术概念,解决了传统总线结构的不足,因而在性能及可靠性方面都有了根本改善;开放性模块化设计使多总线Ⅱ结构能够在不同的领域内得到广泛应用。本文就多总线Ⅱ结构采用的关键技术,与多总线工结构进行了比较,旨在说明多总线Ⅱ结构的优越性。     

基于CPCI总线的多DSP红外多目标跟踪系统

根据红外多目标跟踪系统的设计需求,在硬件上设计了一个以两片ADSP-TS101DSP和一片FPGA为核心处理器、带CPCI总线接口的多处理器并行处理平台;在算法上采用了SB/MHT红外多目标跟踪算法.详细介绍了多处理器间的高速数据传输和同步通信设计方法,SB/MHT算法在双DSP上的移植实现,以及PLX9054 PCI桥接芯片的通信方式设计.     

基于多DSP的六自由度机器人伺服控制系统研究

针对Motoman-sv3x型工业机器人的封闭式控制系统,本文提出了一种基于多DSP的开放式六自由度机器人伺服控制系统.该系统实时性好,运算速度快,能够实现复杂的机械臂动作控制.     

基于ISA总线的通用多DSP目标系统

基于ISA总线的通用多DSP(数字信号处理器)目标系统，采用6片定点ADSP2181实现对2路采集数据的处理，目标系统板的地址可从2E8H～366H中选择。DSP与ISA总线和A／D转换器之间的时序控制由FPGA完成．编写的下载软件完成DSP程序和数据的加载。目标系统具有编程简单、操作方便、使用灵活的特点。     

基于多DSP的H．264高清视频实时编码系统

最新H．264国际视频压缩标准为达到高效率的压缩性能而采用了复杂的算法,使得采用该标准实现高清视频编码压缩变得异常困难。参考相关论文,给出一种基于多条带、多DSP的并行编码系统。该系统按照DSP的数目及各DSP的处理能力,将当前高清视频图像横向上分割为大小不一的若干子图像并分别送各DSP进行并行编码压缩,最终合并各DSP生成的子码流,输出整帧图像编码压缩码流。测试结果显示,该系统对1920×1080P高清视频图像,在2～8Mb／s的码率下,可以达到每秒25帧以上的实时编码压缩。     

基于FPGA的多DSP红外实时图像处理系统

多处理器系统已广泛应用于高速信号处理领域,为提高系统性能,更好地发挥多处理器优势,介绍采用基于FPGA的多DSP架构。利用FPGA作为数据调度核心,将处理器从繁杂的数据通信工作中解放出来,充分发挥了多处理器的并行工作能力,增强了系统的重构和拓展性。该系统已应用于工程实践中,以一块高密度电路板实现了从数据采集到图像校正、图像处理,以及图像显示的整个流程,能够满足对处理时间要求较高、较为复杂的图像处理算法的要求。     

一种多DSP的并行数据处理系统设计及其实现

为提高数据处理性能,发挥多处理器并行数据处理性能优势,提出了一种基于FPGA的多DSP并行数据处理系统设计方案。在设计中,DSP之间的通信采用Link口方式实现,利用FPGA实现数据传输,利用CPCI总线作为系统与主机的数据传输通道。详细介绍了系统的程序下载和数据传输流程,该系统具有数据处理效率高,运算能力强等优点。     

基于多DSP与FPGA的实时图像处理系统设计

为解决高速数字图像处理系统和实时性相冲突的要求,设计了以多DSP（数字信号处理器TMS320C6416）和现场可编程门阵列（FPGA）相结合的实时图像处理系统。重点介绍了该系统的硬件资源选择、基本组成、工作原理、电源设计、DSP引导方式以及软件设计等,通过对每秒25帧14位640×512像素的数字图像处理结果表明,该系...     

高性能通用信号处理器

高度集成了8片ADSP-TS201的高性能信号通用处理器,主要用于完成标准CPCI总线平台下雷达信号处理任务,具备高速数据传输,海量数据处理,和主机交互等性能,其超强的实时性、处理能力和兼容性能很好的满足现在各种新体制雷达信号处理系统的要求。     

用多片DSP构成的雷达预处理器

针对日益加剧的雷达回波信息，本文给出了一种以多DSP为基础构成的雷达智能接口解决方案，介绍了硬件设计和软件调试方法。     

一种多核DSP的动态存储器分配设计方法

文中描述了一种基于同芯Ⅱ的四核DSP并行系统设计.重点介绍了在传统UMA多核处理器基础上进行改进的共享内存模块设计.该共享内存模块采用动态配置,最大限度地利用了系统的资源.通过增加或减少多路选择器的个数,设计者可以在提高系统性能与降低电路复杂度之间有更大的选择空间.     

基于DSP的高性能谐波功率电源

介绍一种以DSP为核心的便携谐波功率电源,论述了该电源的工作原理、技术要点及软件设计思想。针对电力部门对电网运行质量进行检测的要求,可以实现对有谐波含量的仪器、仪表计量误差校验。