(10～20)GHz低附加相移数控衰减器设计

基于GaAs 0.25 μm pHEMT工艺，设计一款高精度、低附加相移数控衰减器。该低附加相移数控衰减器由6位衰减单元级联组成，衰减范围为（0～31.5）dB，步进为0.5 dB。在（10～20）GHz工作频率范围内，衰减器插损小于4.8 dB，所有衰减状态衰减精度不大于±0.5 dB、附加相移不大于±3°，输入驻波系数不大于1.4，输出驻波系数不大于1.5。     

一种晶圆级封装的MEMS数控衰减器

设计实现了一种晶圆级封装的三位MEMS数控衰减器，工作频段DC～15 GHz，衰减范围0～35 dB，步进5 dB。衰减器采用MEMS工艺实现，信号传输采用共面波导（CPW）结构，6个直接接触式悬臂梁MEMS开关对称放置实现不同衰减量的切换，每个开关带有三个触点，电阻网络采用T型结构，整个衰减器实现晶圆级封装。测试结果显示，DC～15 GHz频段内实现了8个衰减态，衰减器插入损耗小于1.7 dB，回波损耗小于-15 dB，衰减平坦度小于±5%，功耗几乎为零。芯片尺寸为2.7 mm×2.7 mm×0.8 mm。     

MMIC芯片衰减器的设计与检测

本文提供了一种单片微波集成电路(MMIC)芯片衰减器,采用氮化钽薄膜作为电阻材料,利用嵌套掩膜刻蚀技术将芯片衰减器结构一层一层套刻在陶瓷基片上。主要研究了利用氮化钽薄膜电阻制作芯片衰减器的优点,结合HFSS仿真软件,建立3 dB和10 dB芯片衰减器的有限元模型,并对实物产品进行测试验证。试验结果表明:3 dB芯片衰减器在DC～20 GHz工作频率内有较好的衰减响应,回波损耗在整个宽频带内都小于-20 dB,衰减量偏差在DC～12 GHz工作频率内小于±0.3 dB。10 dB芯片衰减器在DC～20 GHz工作频率内也有较好的衰减响应,回波损耗在整个宽频带内都小于-19 dB,衰减量偏差在DC～12 GHz工作频率内小于±0.35 dB。     

微带衰减器之研究

本文分析了集中参数衰减网络的衰减量与输入输出匹配时元件值的相互关系,给出了计算与设计用四分之一波长开路线接地的T形或π形衰减网络的衰减及驻波公式。为了改善衰减器的频响性能,在设计衰减量大于10dB的衰减器时采取了三项基本措施:(1)将T形网络接地分支转换成十字形并联接地方式;(2)将T形衰减网络转换成等效π形网络;(3)用若干个衰减量小于10dB的T形或π形衰减网络相级联来实现大的衰减。最后给出了中心频率为4GHz的两个T形衰减网络相级联所构成的15dB、20dB微带衰减器的衰减与驻波曲线,实测值与理论计算值吻合一致。     

一种宽带低功耗电压可变衰减器的研究

采用微波薄膜混合集成电路工艺设计并实现了一种砷化镓场效应管电压可变衰减器,在DC～20 GHz带宽内插入损耗小于3 dB,最大衰减量22 dB,输入输出端口驻波比小于2.0,衰减动态范围在10 dB以内时衰减平坦度小于1 dB.该衰减器采用单电压源控制衰减量变化,控制电压在-2～0 V内变化时,控制端口电流的实测值低于5μA,具有显著的低功耗优点.     

一种新颖的4bit和5bit超宽带GaAs单片数字衰减器

介绍了一种新颖的DC～20GHz的4bit和5bit GaAs单片数字衰减器的设计、制造和测试结果．该衰减器的设计采用纵向思维的方法．最终得到的4bit数字衰减器的主要性能指标是：在DC～20GHz频带内,插入损耗≤3.5dB,最大衰减量15dB,衰减步进1dB,衰减平坦度≤0.2dB,衰减精度≤±0.3dB,两端口所有态的电压驻波比≤1.6,相对于参考态,衰减态的插入相移在－10°～5°以内,芯片尺寸1.8mm×1.6mm×0.1mm．5bit数字衰减器的主要性能指标是：在DC～20GHz频带内,插入损耗≤3.8dB,最大衰减量15.5dB,衰减步进0.5dB,衰减平坦度≤0.3dB,衰减精度≤±0.4dB,两端口所有衰减态的电压驻波比≤1.8,相对于参考态,衰减态的插入相移在－14°～2°以内,芯片尺寸2.0mm×1.6mm×0.1mm．     

一种DC～10GHz的低附加相移高衰减精度的开关型衰减器

本文设计了一种DC～10GHz的带有低附加相移以及高衰减精度的6位开关型衰减器。分析了三种传统的开关型的T型、简化T型以及∏型衰减器的拓扑结构^[1],通过在∏型衰减器的结构中采用电感和电容补偿技术,实现在超宽带范围内的低附加相移^[2]。该基于55-nm CMOS工艺的6位衰减器,芯片核心版图面积为0.05mm²,仿真结果表明,该衰减器在DC～10GHz频段范围内的插入损耗为3dB～4.3dB,64态的回波损耗均小于10.6dB,衰减误差的均方根值小于0.18dB,64态的衰减附加相移小于2.5度,衰减器在5GHz时处于参考态下的1dB压缩点对应的输入功率为7.7dBm。     

M—IDG结构小型超宽带衰减器的FDTD仿真和实现

本文在分析新型传输线-微带加载插入介质波导(M-IDG)基本特性的基础上,用FDTD法仿真设计了小型、超宽带衰减器。电路尺寸分5．1×25mm２和5．1×40mm2两种。对于10dB衰减器,工作频带0．5～18GHz内衰减起伏小于1.0dB;30dB衰减器,在2．0～18GHz带宽内,衰减起伏小于2．5dB。实测结果与FDTD仿真结果基本吻合。     

一种新颖的DC—50GHz低插入相移MMIC可变衰减器

介绍了一种新颖的DC－50GHz低相移、多功能的GaAs MMIC可变衰减器的设计与制作，获得了优异的电性能。微波探针在片测试结果为：在DC－50GHz频带内，最小衰减≤3.8dB，最大衰减≥35&;#177;5dB，最小衰减时输入／输出驻波≤1.5，最大衰减时输入／输出驻波≤2.2，衰减相移比≤1.2&;#176;/dB。芯片尺寸为2.33mm&;#215;0.68mm&;#215;0.1mm。芯片成品率高达80％以上，工作环境温度达125℃，可靠性高，稳定性好。     

一种新颖的4bit和5bit超宽带GaAs单片数字衰减器

介绍了一种新颖的DC～20GHz的4bit和5bit GaAs单片数字衰减器的设计、制造和测试结果.该衰减器的设计采用纵向思维的方法.最终得到的4bit数字衰减器的主要性能指标是:在DC～20GHz频带内,插入损耗≤3.5dB,最大衰减量15dB,衰减步进1dB,衰减平坦度≤0.2dB,衰减精度≤±0.3dB,两端口所有态的电压驻波比≤1.6,相对于参考态,衰减态的插入相移在-10°～5°以内,芯片尺寸1.8mm×1.6mm×0.1mm.5bit数字衰减器的主要性能指标是:在DC～20GHz频带内,插入损耗≤3.8dB,最大衰减量15.5dB,衰减步进0.5dB,衰减平坦度≤0.3dB,衰减精度≤±0.4dB,两端口所有衰减态的电压驻波比≤1.8,相对于参考态,衰减态的插入相移在-14°～2°以内,芯片尺寸2.0mm×1.6mm×0.1mm.     

A Broadband Digital Step Attenuator with Low Phase Error and Low Insertion Loss in 0.18‐μm SOI CMOS Technology

This paper presents a 5‐bit digital step attenuator (DSA) using a commercial 0.18‐μm silicon‐on‐insulator (SOI) process for the wideband phased array antenna. Both low insertion loss and low root mean square (RMS) phase error and amplitude error are achieved employing two attenuation topologies of the switched path attenuator and the switched T‐type attenuator. The attenuation coverage of 31 dB with a least significant bit of 1 dB is achieved at DC to 20 GHz. The RMS phase error and amplitude error are less than 2.5° and less than 0.5 dB, respectively. The measured insertion loss of the reference state is less than 5.5 dB at 10 GHz. The input return loss and output return loss are each less than 12 dB at DC to 20 GHz. The current consumption is nearly zero with a voltage supply of 1.8 V. The chip size is , including pads. To the best of the authors' knowledge, this is the first demonstration of a low phase error DC‐to‐20‐GHz SOI DSA.     

DC-to-20-GHz MMIC multibit digital attenuators with on-chip TTLcontrol

Broadband digital attenuators (DC to 20 GHz) featuring on-chip translators for direct TTL control have been designed and fabricated for MMIC insertion into advanced EW systems. The MMIC digital attenuators utilize a novel distributed topology to provide exceptional performance parameters include through-state insertion losses of less than 5 dB for a 4-b attenuator, 4 dB for a 2-b attenuator, 2 dB for a switched attenuator, and normalized mean attenuation accuracies within 0.5 dB from DC to 20 GHz for each attenuator. When cascaded, this set of digital attenuators provides the high-dynamic range (>75 dB) required for advanced EW system applications     

A 5-bit lumped 0.18-μm CMOS step attenuator with low insertion loss and low phase distortion in 3–22 GHz applications

A 5-bit lumped CMOS step attenuator with low insertion loss and low phase distortion is designed and simulated in this paper. The proposed attenuator is based on lumped switched bridged-T and π structure attenuators, and implemented with 0.18-μm CMOS technology. Different attenuation states are controlled by NMOS switches. The switches in series branches have channel-shunt resistance to minimize the on-resistance without increasing parasitic capacitance. The NMOS switches in shunt branches are body-floated to improve the power handling performance of the proposed attenuator. Each attenuation module has an inductive phase-compensate low-pass network. The attenuator is controlled with a 5-bit digital signal to achieve the maximum attenuation amplitude range of 0–31 dB with 1 dB increase at 3–22 GHz. The root mean square (RMS) amplitude errors for each one of the 32 states are less than 0.53 dB and the RMS insertion phase is less than 6.3° at 3–22 GHz. The insertion loss is 5.5–13 dB, and the input P_1 dB is 18.4 dBm at 12.5 GHz.     

A low phase shift attenuator

A PIN diode attenuator with an average of 0.25°/dB phaseshift between 2.5 GHz and 5.3 GHz has been modelled and constructed. In particular the attenuator has similar phase at 0 dB and 12 dB of attenuation to within 0.5° over most of the band. The input match is better than 10 dB over the attenuation range of 0 to 10 dB     

12dB微波薄膜衰减器的设计与制备

基于T型衰减网络结构设计并仿真了工作频率为DC~3GHz的微波薄膜衰减器,并采用磁控溅射法在BeO基片上制备了TaN微波薄膜衰减器。仿真结果表明,所设计的微波薄膜衰减器在DC~3GHz工作频率内,衰减量为12 dB,输入端口电压驻波比小于1.1。测试结果表明,所制备的微波薄膜衰减器在DC~3GHz工作频率内,衰减量为(12.0±0.5)dB。     

A PIN diode controlled variable attenuator using a 0-dB branch-line coupler

We describe a simple PIN diode controlled variable attenuator that employs a 0-dB branch line directional coupler. The response of the attenuator was measured between 1.3 GHz and 2.6 GHz. At the center frequency, the attenuation monotonically varied from 0.7 dB to 23 dB with the control voltage, and the distributed branch-line coupler structure resulted in low input reflection. Our attenuator is easier to design, smaller in area than a double hybrid coupled attenuator, and has comparable or better reflection and attenuation performance characteristics.     

1-18GHz GaAs单片集成电调衰减器

本文叙述了单片宽带GaAs MESFET电调衰减器的设计和制作.单片微波集成衰减器由3个MESFET按T型连接构成,整个芯片的尺寸为1.02×0.72mm.在1～18GHz范围内,插入损耗为2.0～2.7dB,各衰减状态下的输入和输出电压驻波比≤2.0,最大衰减量达20dB.在9GHz下的1dB插入压缩点功率为300mW.     

太赫兹波导固定衰减器的设计

随着太赫兹技术的迅速发展,太赫兹系统中使用的波导衰减器也成为研究热点。波导衰减器可以对太赫兹信号实现精确衰减和控制功率传输,在解决损耗、辐射和干扰等一系列问题中,具有特殊意义和不可替代的地位。而目前的波导衰减器将衰减片平行于电场放置在矩形波导内,破坏矩形波导传输线,容易造成射频泄露。本文基于吸收式波导衰减器工作原理,提出了一种衰减片垂直于矩形波导电场的波导固定衰减器,通过将衰减片贴在波导内壁,保证传输线完整。使用高频电磁仿真软件HFSS,通过改变衰减片的形状、位置等参数,优化回波损耗、衰减精确度等指标,最终完成110~170 GHz波导固定衰减器的研制。在110~170 GHz频率范围内,衰减器的回波损耗小于-27.5 dB,在20 dB的衰减时,衰减精确度小于±2 dB。     

一种采用砷化镓pHEMT工艺的超宽带DC-40GHz 4位单片数字衰减器

介绍了一种超宽带DC-40GHz的4位单片数字衰减器。该衰减器采用0.25μm砷化镓pHEMT工艺制造。据我所知,这种衰减器是至今国内文献报道中带宽最宽的。它通过采用适当的结构来得到超宽的带宽、低插入损耗以及高衰减精度。该衰减器具有1 dB的衰减步进和15 dB的衰减动态范围,插入损耗在40 GHz时小于5 dB,全衰减态及全频带内的输入输出回波损耗大于12 dB。