多处理器芯片组中交叉开关的设计与性能优化

交叉开关是交换芯片和芯片组的核心逻辑。该文设计并实现了多处理器芯片组中的交叉开关,其工作频率在FPGA布局布线后可以达到100 MHz。通过实践采样,对延迟和带宽进行测试,提出性能优化的策略,目前该交叉开关已稳定运行于龙芯2E多处理器系统中。     

调节多处理器I／O带宽的交叉开关技术

如何使系统对不同类型的应用尽可能工作得一样好，其关键技术就是所谓“可伸缩性”的概念，可伸缩性就是系统的处理能力可根据应用需求的高低而调节。     

片上多处理器系统的多线程调度策略

本文提出了一种多线程调度策略,解决片上多处理器系统的线程分配问题。实验证实,本文的线程调度策略有效地实现了系统的负载均衡。     

单片多处理器的研究*

单片多处理器结构支持较高线程级的并行,能显著提高性能.介绍了单片多处理器的结构,对一些结构模型和实际的商用处理器进行举例,并对关键技术进行了研究分析.     

一种无缓存片上网络交叉开关调度机制

提出一种无缓存片上网络的交叉开关调度机制.无缓存是指将路由节点输入端口缓存以及相应的控制逻辑移除,以降低实现开销.该调度机制在每个输入端口设置一条自回环通道,并在“偏转”路由基础上采用一种基于“偏转”和自回环次数的优先级策略,以通过减小“偏转”次数提高无缓存片上网络的网络性能.实验表明,此调度机制相对于基本的无缓存机制,可保证在硬件开销与能耗不增的前提下,提高网络性能;相对于典型的有缓存机制,在负载较低时其网络性能更优,负载较高时性能略低,但可使硬件开销与能耗分别下降58.9％与40.2％,并使频率提高74.6％.     

基于轮转算法的缓冲交叉开关调度算法的设计与实现

研究了一种低复杂度、高性能的交换机调度算法——轮转(Round Robin)调度算法及其硬件实现,它是基于缓冲交叉开关交换结构的。缓冲交叉开关交换结构相比于无缓冲的交叉开关交换结构,仅需要简单的调度算法对输入VOQ队列和交叉点缓存输出分别进行调度,这大大简化了调度算法硬件实现的复杂程度,减小了系统延迟。因此,结合轮转算法和缓冲交叉开关交换结构各自的优点,可以设计出高性能的交换机。     

多处理器片上系统任务调度研究进展评述

多处理器片上系统在单芯片上集成了多种指令集处理器,可完成复杂完整的功能,在图像处理、网络多媒体和嵌入式系统等应用领域前景广阔.任务映射与调度是多处理器片上系统设计的关键问题之一.介绍了多处理器片上系统的基本结构和面临的挑战,从调度算法分析和实现框架两个方面着重探讨了近年来多处理器片上系统任务调度的国内外研究进展情况,分析了当前亟待解决的问题与下一步主要的研究方向,可为多处理器片上系统相关研究提供参考.     

基于片上网络多处理器QoS研究与设计

在研究片上网络服务质量的基础上,提出面向多处理器的64核片上网络结构。IP单元产生不同类型的数据包,网络提供优先级别服务,以保证高优先级数据包的低延时需要。性能统计结果表明,该模型对多处理器之间不同类型的数据包通信均满足服务质量要求。     

多处理器片上系统中实时自适用仲裁器的设计与分析

多处理器片上系统在单芯片上集成了多种指令集处理器,可完成复杂完整的功能。通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降。提出一种实时动态自适应仲裁器,它既可以考虑实时要求,又可以自动调节各个处理器占据的总线带宽,避免饥饿现象。基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了49％的延迟时间,并且能更好地控制各处理器的总线带宽。     

片上多处理器互连技术综述

随着器件、工艺和应用技术的不断发展,片上处理器中处理器核的数目必将进一步增加,处理器芯片内部的互连及其通信成为影响处理器性能的重要因素.介绍了目前在片上多处理器中的几种典型互连方法,并简要分析了各种方法的优缺点.     

支持动态互连的多处理器系统设计

针对多处理器系统通信带宽的高需求,结合LocalLink协议和Batcher-Banyan交换网络,提出一种适合在FPGA中实现的动态互连网络.与传统总线互连方式相比,该系统的通信性能有了较大的提高,仅占用少量硬件资源,便于集成新的通信接口,为多处理器系统设计提供了一种高性能且灵活的互连方式.     

支持动态互连的多处理器系统设计

针对多处理器系统通信带宽的高需求,结合LocalLink协议和Batcher-Banyan交换网络,提出一种适合在FPGA中实现的动态互连网络。与传统总线互连方式相比,该系统的通信性能有了较大的提高,仅占用少量硬件资源,便于集成新的通信接口,为多处理器系统设计提供了一种高性能且灵活的互连方式。     

基于89C52的智能排插系统的设计与实现

设计的系统为基于单片机的智能定时排插,系统由单片机、电源电路、液晶1602显示电路、报警电路、键盘控制及继电器工作电路组成,可以实现对插座的定时控制及断电报警功能,使用这个系统能感觉更加方便智能化.     

基于89C52的智能排插系统设计与实现

这里设计的系统为基于单片机的智能定时排插,系统由单片机,电源电路,液晶1602显示电路、报警电路、键盘控制及继电器工作电路组成。该系统可以实现对插壅的定时控制及断电报警功能,使人们在使用这个系统中能感觉更加方便智能化。     

基于单片机的公交车自动报站系统设计与实现

提出了一种用单片机控制语音芯片进行公交车语音模拟报站的方法。系统硬件利用STC89C52作为CPU进行总体控制。通过ISD4004语音芯片建立语音信息库,对语音信息进行自由组合,形成变化多样的语音信息;利用LM386功能播出语音信息以及提示语音,同时运用LCD液晶显示器进行站数显示。该公交车报站器结构简单,使用灵活,功能稳定,音质自然、清晰,无论对于社会或者科研都有一定的研究价值。     

SimTile:片状多核处理器的高效模拟器(英文)

传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片上多核互联结构模拟成为研究的热点。抽象片上Tiled方式16核功能单元结构,设计实现了SimTile模拟器,可提供配置灵活、功能单元齐全的片上多核处理器设计,支持高效率的全局共享缓存、高速片上路由结构。模拟器采用模块化的组件配置方式,片上核心数量与互联网络结构、数据一致性协议、全局寄存器通信与cache共享模式等,均可通过精简的参数调整。实验表明模拟器执行效率较高,为片上多核研究提供了灵活、高效并具备可扩展性的新平台。     

基于FPGA的RapidIO核接口芯片的设计和实现

新型嵌入式系统采用基于交叉开关的互连模式，用于系统互连的交叉开关是以RapidIO协议为核心的。RapidIO协议是一个点对点、包交换的协议。通过对RapidIO协议的研究，掌握了实现该协议的关键技术。使用Xilinx公司的FPGA(可编程门阵列)芯片实现基于RapidIO核的终端设备，并通过软件仿真和硬件实验系统对其功能进行验证。     

FPGA芯片中边界扫描电路的设计实现

应用在FPGA芯片中的边界扫描电路侧重于电路板级测试，兼顾芯片功能测试，同时提供JTAG下载方式。FPGA芯片的规模越来越大，引脚数目越来越多，边界扫描单元也随之相应增加。在此情况下，边界扫描电路设计时为了避免移入错误数据，对时钟偏差提出了很高的要求。同时，由于扫描链包含大量的边界扫描单元，在板级测试时，大大降低了有效测试速率。针对这两个问题，提出了对边界扫描单元的改进方式，改进后的边界扫描电路不仅可实现测试、编程功能，而且大大提高了电路抗竞争能力，保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变，使有效测试速率提高了20倍左右。     

基于单片机的智能机器人设计与实现

设计采用STC89C52单片机为控制核心,红外避障模块、声控模块、光电寻迹、电机驱动及语音播报模块等功能模块设计智能机器人。采用模块化设计方案,实现智能小车的自动循迹和避障功能。小车可以自动循迹在设计好的线路上行走,在遇到障碍物时可以白行停止并可以实现反向运行,可以利用声音控制小车的启停。整个系统小巧紧凑,控制准确,性价比高。