USB通信中数字锁相环的设计实现

介绍了在USB数据通信中，串行接口引擎数据采样功能模块的设计实现。说明了数字锁相环对12Mbit／s数据流进行采样的工作原理和相位偏移、频率偏移消除方法。还说明了该数字锁相环的效率和出错概率。     

新型全数字锁相环在无功补偿系统中的应用

在无功补偿控制系统中,采用了新型全数字锁相环技术,其在传统全数字锁相环的基础上加入了自适应模值控制模块;该系统在采样中采用该新技术进行倍频锁相,对采样电压设计了同步6倍频,提供6相触发脉冲,同时设计了同步128倍频,以保证ad在每周期采样128点;给出了该装置的硬件实现方法,同时给出了软件设计的程序流程;仿真与试验结果表明新型全数字锁相环技术可以大大提高锁相速度和精度,进一步提高无功补偿系统的功率因数。     

卫星定位接收机高精度伪码跟踪的设计与实现

在卫星定位接收机中,伪码跟踪的精度直接影响定位精度。介绍了延迟锁相环及其数学模型。在对比分析等量采样和非等量采样条件下延迟锁相环跟踪精度的基础上,提出了采用非等量采样延迟锁相环的伪码跟踪数字实现方案。该方案复杂度低,易于实现。实验结果表明该方案对码速率为10.23 MHz的伪码跟踪精度可达1 ns,实现了伪码的精确同步。该设计已应用于卫星定位接收机的研制开发中。     

交流采样的设计与实现

本文介绍了以单片机为基础的交流电压、电流直接采样的设计与实现并用锁相环CD4046来实现相位角的采样。     

变带宽技术在变速采样系统中的应用

阐述了基于锁相环的跟踪采集技术在变速采样系统中的应用 ,通过设置双时间常数来动态地改变锁相环的带宽 ,使之能有效地快速、精确跟踪输入信号频率的变化 ,满足了变速采样的需要 ,并且给出了详细的实现方法和理论依据     

数字锁相环在电力系统谐波检测中的应用

分析了非同步采样对谐波测量精度的影响,提出采用数字锁相环来同步被测信号的方法。数字锁相环电路采用VHDL语言和可编程逻辑器件设计实现,并用MAX+plusⅡ软件进行仿真。仿真和测试结果表明,所设计的数字锁相环可以很好地跟踪被测信号,如果模值K设为1,当跟踪至180ms时,频率误差仅为0.01Hz。     

变带宽技术在变速采样系统中的应用

阐述了基于锁相环的跟踪采集技术在变速采样系统中的应用,通过设置双时间常数来动态地改变锁相环的带宽,使之能有效地快速、精确跟踪输入信号频率的变化,满足了变速采样的需要,并且给出了详细的实现方法和理论依据.     

电力网络监控仪中数据采集模块的设计

讨论了一种电力网络监控仪的数据采集模块的设计方法。结合锁相环同步技术改进数据采集模块,加入锁相环频率跟踪电路,实现同步等间隔采样,减小了非同步采样引入的误差;针对快速傅里叶变换(FFT)算法的栅栏效应和频谱侧漏提出了加窗插值FFT算法,并把算法移植到ARM内核的微控制器LPC2138中,精确实现了电网各次谐波幅值频率和总谐波畸变率的计算。     

单相光伏逆变器关键技术探讨

以 TMS320F28335为核心处理器,对单相光伏逆变器的 A/D 采样、锁相环、滤波器设计3项关键技术进行探讨。文中给出了 A/D 采样硬件电路、快速傅里叶算法、锁相环硬件电路和软件编程思路,以及 LCL 滤波器基本约束条件以及电感磁环对滤波的影响。通过对300 W 单相逆变器参数的设计完成了实验样机,并实现并网。     

一种低噪声亚采样锁相环的设计

介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环,由于在锁定状态下没有分频器的作用,由鉴相器和电荷泵所产生的带内噪声不会被放大N2倍,从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下,压控振荡器采用NMOS-PMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成,在1.8 V的供电电压下,锁相环功耗为7.2 m W。在偏移载波频率200k Hz处,环路的带内噪声为-124 d Bc/Hz。     

基于动态跟踪的CPLD振动数据采集设计

提出了一种基于PLL的采样周期动态跟踪的整周期采样设计方案,采用PLL与CPLD技术设计了锁相环倍频电路,实现了采样周期动态跟踪与整周期采样点数滑动可调.在旋转机械轴振动信号监测系统应用中明显地降低了信号采样中频谱泄漏.满足高速整周期采样要求.     

基于Simulink的取样锁相环非线性分析

提出了采用Matlab中的仿真工具箱Simulink建立二阶无源比例积分取样锁相环的近似相位模型,并对该模型在不同条件下进行仿真.分析了时间常数、环路增益和采样周期的改变对二阶无源比例积分取样锁相环非线性捕获时间的影响,通过二阶取样锁相环快速捕获的方法,提出了改善二阶无源比例积分取样环的非线性性能的途径,对取样锁相环的研究与设计有着积极的意义.     

基于FPGA硬件实现的谐波检测方法

针对现有系统对谐波检测实时性差和精度低的问题,介绍一种基于傅立叶变换和FPGA硬件实现的谐波检测方法.分析了谐波检测中影响测量精度的关键因素,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差.基-4FFT 处理器的硬件设计采用全并行的乘法运算单元结构和并行的存储分配方法,最大限度地提高谐波检测的速度.数字锁相环和基-4 FFT 算法用VHDL语言设计实现,并用MAX plus Ⅱ软件进行仿真,仿真结果表明,所设计的数字锁相环可以很好地跟踪被测信号,在180ms时,误差仅为0.01Hz,很好地消除了非同步采样所引起的测量误差;采用所设计的基-4FFT运算器对给定的谐波数据进行运算,得到的谐波幅值和相位误差小于0.05%,运算时间仅为8μs.     

振动、噪声信号的阶比分析与DSP实现

介绍了阶次这一特征分量在机械故障诊断中的作用,及其原理和各种具体实现方法。在比较几种传统方法后,提出了采用高速数字信号处理器DSP电路和插值算法来进行振动和噪声信号的提取,克服了基于锁相环电路的等转角采样方法跟踪精度低、速度慢和使用不便的缺点。     

高阶电荷泵锁相环环路滤波器的设计

考虑到电荷泵锁相环离散采样特性,本文提出了高阶电荷泵锁相环环路滤波器的模块化设计方法.它可以将电荷泵锁相环设计成任意要求的阶和型.这样的锁相环既能消除相位抖动,又能跟踪大的频率阶跃或斜升的输入信号.通过对所设计的电荷泵锁相环稳定性和特征分析,确定了环路参数的选择范围,得出n阶n型的锁相环均优于其他类型.对两种类型的电荷泵锁相环的仿真,结果表明了设计方法的有效性和分析方法的正确性.本文的设计方法为高阶电荷泵锁相环滤波器的设计提供了重要的参考和指导.     

一种自动控制中正弦信号同步采集与处理的方法

介绍一种用于微型计算机控制的正弦信号同步采集和处理的方法，这种方法采用锁相环技术实现采样控制信号与测试信号的频率完全相同，从而克服了用软件设定采样时间间隔而造成的由于被测信号频率波动所引起的误差，同时，采用ＦＦＴ方法，可实现对被测信号的快速处理及谐波分析。     

基于FPGA实现的高速等效采集系统

基于FPGA设计一个高速等效采集系统,采样速率高达1 GHz.通过对被测信号的周期进行测量,动态配置锁相环,使采样时钟的周期刚好比被测信号的周期大1ns,从而完成对被测信号的等效采样.系统采用Quartus Ⅱ软件进行系统模块设计,使用NIOS IDE Ⅱ软件完成软件代码的实现.该系统在以Cyclone Ⅲ FPGA芯...     

锁相环技术在频率跟踪中的应用研究

本文介绍锁相环及其频率跟踪的基本原理,给出二阶锁相环和四阶锁相环的设计依据。在此基础上,对四阶锁相环实现频率跟踪的转换时间进行了仿真,就如何减小频率跟踪的转换时间提供了可行方法。通过对锁相环的分析和仿真,达到优化设计频率跟踪方案的目的。     

一种多通道同步数据采集预处理电路的设计与仿真

提出了一种多通道同步数据采集预处理电路的设计方案。该方案采用简单可靠的硬件高速锁相环电路控制多通道A/D转换器,保证了同步整周期采样,实现了相互关联的多路信号的采集。并对整个电路进行了仿真。仿真结果证明了电路设计的正确性。     

基于FPGA实现高速串行链路数据恢复的方法

为解决高速串行链路数据时钟异步时数据恢复问题.提出了基于FPGA的高速申行链路数据恢复方案,设计了本地时钟与锁相环输出时钟组成的混合时钟城,阐述了在不同相位高速申行数据采样原理与采样过程,分析了采样位2判决原理与数据有效判别方法,实现了高速申行链路数据的恢复;通过逻辑仿X与试验验证,在时钟速率与数据速率不同的情况下,该方法能够有效恢复申行数据,数据速率可达400Mb/s,在数据通讯领域有广泛应用前景.